JPS601581B2 - サ−ボ機構における速度検出装置 - Google Patents

Description

【発明の詳細な説明】 本発明は安価で高速、かつ精度の高いサーボ機構におけ
る速度検出装置を提供するためになしたものである。

従来サーボ機構における速度検出方法としては、タコジ
ヱネレータや積分型ＦＶコンバータ等による方法が用い
られてきたが、これらの速度検出方法においてはその検
出器の出力にリップル成分が含まれており、サーボ機構
に有害な影響を与えることがあった。

そのためリップル除去用としてフィル夕が用いられてい
るが、こうすると速度検出器の中に時間遅れ要素を挿入
することになり、高速応答の要求されるサーボ機構には
使用できない。本発明はこのような点に鑑みてロータリ
ーェンコーダやりニアスケール等の位置検出用ェンコー
ダを用い、リツプルや時間遅れがなく、高速、高精度で
しかも安価な速度検出装置を提供するためになしたもの
であり、以下に本発明を詳細に説明する。

最初に本発明の速度検出装置について説明する。

今ロータリーェンコーダやりニアスケール等のェンコー
ダから、移動系の単位移動距離毎にｐ個のパルスが出力
され、かつ移動系が単位移動距離をｖの速度で動いてゆ
くものとすると、ェンコーダから出力されるパルスの周
期ＴはＴ＝１／ｐｖとなる。

ところでこの周期Ｔの逆数ＦはＦ＝ｐＶ′．ｖはＦ となってＦはｖに比例することになり、Ｆを求めること
によって速度を求めることができる。

そこで周期Ｔに対応した移動系の移動速度ｖをあらかじ
め求め、さらにそれを周期Ｔの値をアドレスとしてメモ
ＩＪ‘こ記憶させておけば、周期Ｔを求めるだけで移動
系の移動速度ｖを読み出すことができ、演算回路が不要
になると共に高速に、高精度に速度検出が可能となる。
第１図はこのような考え方に従って構成した本発明の速
度検出器の一実施例であり、第２図はその各部波形であ
る。

図中１は等間隔パルスを発生するパルス発生器、２はカ
ゥンタ、３はカウンタの計数値を記憶するレジスタ、４
は前記した周期Ｔ（第１図の例ではカゥンタ２の計数値
がこれにあたる。）をアドレスとし、その周期Ｔに対応
した移動系の移動速度を記憶しているメモリ、５は速度
信号の出力端子、６は移動系の移動によってパルスを発
するロータリーェンコーダやりニアスケール等のェンコ
ーダ、７はェンコーダ６からのパルスを受けて信号線８
、信号線９に信号を出力し、カウンタ２の内容をレジス
タ３に記憶させたりカウンタ２の内容をリセットするゲ
ート回路である。今ェンコーダ６から第２図ａのような
パルスが出力され、ゲー回路７が信号線９を通して第２
図ｂのようなパルスをカウンタ２に送りこれをリセット
すると、パルス発生器１のパルスによってカウンタ２が
歩進してゆく。

そしてェンコーダ６から次のパルスｃが出ると、ゲート
回路７は信号線８を通して第２図ｄのようなパルスをレ
ジスタ３に送りカゥンタ２の計数値をレジスタ３に記憶
させ、その後信号線９を通して第２図ｅのようなパルス
をカウン夕２に送りこれをリセットする。レジスタ３に
記憶された計数値は、前記した周期Ｔとしてメモリ４に
送られ、この計数値をアドレスとした番地に記憶されて
いる移動系の移動速度が出力端子５から出力される。尚
メモリ４に記憶されている速度はデジタル量でもアナロ
グ量でもかまわないことはもちろんであり、さらにデジ
タル量を記憶させておいてＤ−Ａコンバータを用いてア
ナログ量に変換したり、その逆をおこなうようにしても
よい。このように速度検出器を構成すると特別な演算回
路は不要となり、又リップル等は生じようもないから時
間遅れ要素を介入させる必要はなく、高速で高精度の速
度検出器が得られる。

以上が本発明の速度検出装置の概略であるが、このよう
に構成した場合速度範囲が広範囲でかつ微細な分解館が
要求される場合、メモリ４の容量が非常に大きくなって
しまう。

しかしながら前記した周期Ｔと速度ｖは第３図に示した
ように互いに逆比例関係にあり、周期Ｔが大きくなった
場合、速度ｖの変化割合は小さく、かつ０に近づいてゆ
く。そのため周期Ｔが大きくなった場合、速度の検出位
置を一定の割合で省略してもそれ程精度に影響は出ない
。第４図はこのような考え方に従って構成した他の一実
施例であり、第５図はパルス発生器１の出力とカウンタ
２の計数値の関係を説明するためのタイムチャートであ
る。

図中第１図と同様な構成、要素には同一の番号を付して
あるが、パルス発生器１の出力パルスは分周器１０を通
してカウンタ２に加えるよう緩成してあり、かっこの分
周器１０はカウンタ２の計数値によってその分周比が変
化するようになっている。すなわちカウンタ２を、例え
ば第４図のように１１Ｂ至１６の番号を付した６つのフ
リップフロッブ（以下ＦＦと略称する）で構成し、その
上位ＦＦ，１４，１５，１６からの信号が出るたびに、
例えば分周器１０の分周比が１／２づつ上がってゆくよ
うにする。こうすると第５図に示したようにＦＦ１４か
ら信号が出るまで、すなわちパルス発生器１の出力パル
ス数が８つ迄の間分周器１０の分周比は１であるが、Ｆ
Ｆ１４から信号が出ると分周比１／２となり、以下同様
にＦＦ１５から信号が出ると１／４、ＦＦ１５から信号
が出ると１／８に、最後にＦＦ１６から信号が出たら分
周比０、すなわち分周器１０からカウンタ２へのパルス
の供給を停止するようにする。そのためこの場合、ＦＦ
Ｉ１，１２，１３で構成されるカウンタの計数値をＡと
すると、各々の分周比の区間と実際の周期Ｔとの間には
下表のような関係が生じる。そこでメモリ４にはカウン
タ２の計数値をアドレスとし、その計数値を上表で実際
の周期Ｔに換算して算出した移動系の速度ｖを記憶させ
ておけば、第１図の場合と全く同様な動作で速度信号を
得ることができる。

以上が本発明になる速度検出装置の概要であるが、この
第４図のように構成すれば扱う速度範囲が広範囲にわた
っていても、又微細な分解能が要求されても、それ程メ
モリ容量を増大させることなく一定の精度で速度信号を
得ることができる。

尚第４図の実施例説明では、分周器１０の分周比をカウ
ンタからの信号によって１／２づつ上げるよう説明し、
又カウンタ２を構成するＦＦの数も６つの場合を説明し
たが、これらの数値やカウンタの構成を任意に選択でき
ることはもちろんである。以上種々述べてきたように本
発明になる速度検出装置は、タコジェネレータや積分型
ＦＶコンバータを使用する場合に生じるリツブル等の心
配がないから時間遅れ要素をなんら使用する必要がなく
、高速、高精度で、かつ安価に構成でき、サーボ機構に
おける速度検出装置として有用なものである。

【図面の簡単な説明】

第１図は本発明の一実施例、第２図はその各部のタイム
チャート、第３図はェンコーダの出力パルスの周期と移
動系の速度の関係を示した図、第４図は本発明の他の実
施例、第５図はそのタイムチャートである。 １・・…・パルス発生器、２・・・・・・カウンタ、３
・・・・・・レジスタ、４・・・・・・メモリ、５・・
・・・・出力端子、６・・・・・・ェンコーダ、７・・
・・・・ゲート回路、１０・・・・・・分周器。 第１図 第２図 第３図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. １ 移動系が単位距離を移動する毎に信号を出力するエ
   ンコーダと、等間隔のパルス信号を発生するパルス発生
   器と、該パルス発生器からのパルス信号を、別途供給さ
   れる分周比規定信号に対応した分周比で分周し、その分
   周した信号を出力する分周器と、前記エンコーダの出力
   信号をゲート信号として、前記分周器の出力信号を計数
   するカウンタと、前記カウンタの所定の値に応じて前記
   分周器へ分周比規定信号を供給する回路と、前記カウン
   タが取り得る計数値に対応した速度情報を予め記憶して
   いる記憶手段と、前記移動系の移動に対応した前記カウ
   ンタの計数値に基づいて、前記記憶手段から所望の速度
   情報を読み出すようにしたサーボ機構と、から成ること
   を特徴とするサーボ機構における速度検出装置。