JPS6379421A - 周波数奇数分周器 - Google Patents
周波数奇数分周器Info
- Publication number
- JPS6379421A JPS6379421A JP22550286A JP22550286A JPS6379421A JP S6379421 A JPS6379421 A JP S6379421A JP 22550286 A JP22550286 A JP 22550286A JP 22550286 A JP22550286 A JP 22550286A JP S6379421 A JPS6379421 A JP S6379421A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- divided
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周波数奇数分周器に関し、特に被分局信号周波
数の変化にかかわらず、デユーティ５゜チの奇数分周信
号を発生する周波数奇数分周器に関する。
数の変化にかかわらず、デユーティ５゜チの奇数分周信
号を発生する周波数奇数分周器に関する。
第３図は従来の周波数奇数分周器のブロック構成図であ
る。この周波数奇数分周器において、被分周信号６を１
／Ｍ（Ｍは分周数）Ｋ分周する場合、ますカウンタ回路
１２は被分周信号６をＭ周期カウントすると１周期幅の
パルス信号１３を出力する。このパルス出力信号１３に
応答して単安定フリップフロップ１４は（Ｍ／２Ｘ（被
分周信号周波数））のパルス幅を有するｌ／Ｍ分周信号
１５を出力する。
る。この周波数奇数分周器において、被分周信号６を１
／Ｍ（Ｍは分周数）Ｋ分周する場合、ますカウンタ回路
１２は被分周信号６をＭ周期カウントすると１周期幅の
パルス信号１３を出力する。このパルス出力信号１３に
応答して単安定フリップフロップ１４は（Ｍ／２Ｘ（被
分周信号周波数））のパルス幅を有するｌ／Ｍ分周信号
１５を出力する。
第４図（ａ） 、 （ｂ）および（Ｃ）は、第３図に示
される周波数分周器において、Ｍ＝５場合の前述の被分
周信号６．カウンタ回路１２の出力信号１３および分周
信号１５のタイミングチャートである。
される周波数分周器において、Ｍ＝５場合の前述の被分
周信号６．カウンタ回路１２の出力信号１３および分周
信号１５のタイミングチャートである。
しかし、このような従来の周波数奇数分周器では、単安
定フリップフロップ回路１４の出力分周信号１５のパル
ス幅を、被分周信号６の周波数に応じて、あらかじめ設
定する必要がある。従って、被分周信号６の周波数が変
化するとフリップフロップ回路１４を調整しなければデ
ユーティ５０％の分局出力を得ることができ々いという
欠点があった。
定フリップフロップ回路１４の出力分周信号１５のパル
ス幅を、被分周信号６の周波数に応じて、あらかじめ設
定する必要がある。従って、被分周信号６の周波数が変
化するとフリップフロップ回路１４を調整しなければデ
ユーティ５０％の分局出力を得ることができ々いという
欠点があった。
本発明の目的は、被分周信号の周波数の変化にかかわら
ず無調整でデユーティ５０チの奇数分周信号を得ること
ができる周波数奇数分周器を提供することである。
ず無調整でデユーティ５０チの奇数分周信号を得ること
ができる周波数奇数分周器を提供することである。
前記目的を達成するために本発明の周波数奇数分周器は
、被分局信号を（２Ｎ＋１）周期カウントするとパルス
信号を出力するカウンタ回路と、前記被分周信号を反転
する信号反転回路と、データ入力端子およびクロック端
子にそれぞれ前記カウンタ回路および信号反転回路の出
力信号が供給される（Ｎ＋１）ビットシフトレジスタと
、前記カウンタ回路およびシフトレジスタの出力信号が
入力される論理和回路と、前記論理和回路の出力信号が
入力されデユーティ５０％のｆ２Ｎ＋１ ）分周信号を
出力する１／２分周回路とで構成されるとと全特徴とし
ている。
、被分局信号を（２Ｎ＋１）周期カウントするとパルス
信号を出力するカウンタ回路と、前記被分周信号を反転
する信号反転回路と、データ入力端子およびクロック端
子にそれぞれ前記カウンタ回路および信号反転回路の出
力信号が供給される（Ｎ＋１）ビットシフトレジスタと
、前記カウンタ回路およびシフトレジスタの出力信号が
入力される論理和回路と、前記論理和回路の出力信号が
入力されデユーティ５０％のｆ２Ｎ＋１ ）分周信号を
出力する１／２分周回路とで構成されるとと全特徴とし
ている。
第１図は本発明の周波数奇数分周器の実施例を示すブロ
ック構成図、第２図（ａ）〜（ｆ）は第１図の周波数奇
数分周器において、１１５（＝−、Ｎ２Ｎ＋１ ＝２）分周信号を出力する場合の各部のタイミングチャ
ートである。
ック構成図、第２図（ａ）〜（ｆ）は第１図の周波数奇
数分周器において、１１５（＝−、Ｎ２Ｎ＋１ ＝２）分周信号を出力する場合の各部のタイミングチャ
ートである。
以下、第１図の分周器の動作を第２図（ａ）〜（ｆ）を
参照しながら説明する。まず、カウンタ回路ｌは被分周
信号６（第２図（ａ））を（２Ｎ＋１ ）（＝５）周期
カウントすると第２図（Ｃ）のように１周期幅のパルス
信号を有する信号８を出力する。また、被分周信号６は
信号反転回路２によシ第２図（ｂ）のように反転信号７
となる。これら信号８および７はそれぞれ（Ｎ＋１ ）
ビットシフトレジスタ５のデータ入力端子およびクロッ
ク入力端子に入力される。（Ｎ＋１）ビットシフトレジ
スタ５は、信号８を（Ｎ＋０．５）ビット遅延させた信
号９（第２図（ｄ））を出力する。この信号９および前
述の信号８は、論理和回路４に入力され第２図（ｅ）の
ような信号１０を出力する。この信号１０に応答して１
分周回路２は信号１０の周期を十分用した信号１゜すな
わち被分周信号６に対して分周比１１５．デユーティ５
０％の分周信号１１を出力する。
参照しながら説明する。まず、カウンタ回路ｌは被分周
信号６（第２図（ａ））を（２Ｎ＋１ ）（＝５）周期
カウントすると第２図（Ｃ）のように１周期幅のパルス
信号を有する信号８を出力する。また、被分周信号６は
信号反転回路２によシ第２図（ｂ）のように反転信号７
となる。これら信号８および７はそれぞれ（Ｎ＋１ ）
ビットシフトレジスタ５のデータ入力端子およびクロッ
ク入力端子に入力される。（Ｎ＋１）ビットシフトレジ
スタ５は、信号８を（Ｎ＋０．５）ビット遅延させた信
号９（第２図（ｄ））を出力する。この信号９および前
述の信号８は、論理和回路４に入力され第２図（ｅ）の
ような信号１０を出力する。この信号１０に応答して１
分周回路２は信号１０の周期を十分用した信号１゜すな
わち被分周信号６に対して分周比１１５．デユーティ５
０％の分周信号１１を出力する。
以上説明したように本発明の奇数分周器によシ被分周信
号の周波数変化にかかわらずデー−ティを調整すること
なくデユーティ５０チの奇数分周信号を得ることができ
る。
号の周波数変化にかかわらずデー−ティを調整すること
なくデユーティ５０チの奇数分周信号を得ることができ
る。
第１図は本発明の周波数奇数分周器の実施例のブロック
構成図、第２図（ａ）〜（ｆ）は第１図の周波数分周器
において分周比１１５の場合の各部のタイミングチャー
ト、第３図は従来の周波数奇数分周器のブロック構成図
、第４図（ａ）〜（Ｃ）は第３図の周波数奇数分周器に
おいて、分周比１１５の場合の各部のタイミングチャー
トラ示す。 １・・・・・・カウンタ回路、２・・・・・・１／２分
周回路、３・・・・・・信号反転回路、４・・・・・・
論理和回路、５・・・・・・シフトレジスタ、６・・・
・・・被分周信号、７・・・・・・被分周信号の反転信
号、８・・・・・・カウンタ回路出力、９・・・・・・
シフトレジスタ出力、１０・パ・・・論理和回路出力、
１１・・・・・・Ｃ旧「弓］分周信号、１２・・・・・
・カウンタ回路、１３・・・・・・カウンタ回路出力信
号、１４゛゛°°°単安定フリップフロップ回路、１５
・・・・・・土分タ シフトレジ×り 第２図 第３図 懇４図
構成図、第２図（ａ）〜（ｆ）は第１図の周波数分周器
において分周比１１５の場合の各部のタイミングチャー
ト、第３図は従来の周波数奇数分周器のブロック構成図
、第４図（ａ）〜（Ｃ）は第３図の周波数奇数分周器に
おいて、分周比１１５の場合の各部のタイミングチャー
トラ示す。 １・・・・・・カウンタ回路、２・・・・・・１／２分
周回路、３・・・・・・信号反転回路、４・・・・・・
論理和回路、５・・・・・・シフトレジスタ、６・・・
・・・被分周信号、７・・・・・・被分周信号の反転信
号、８・・・・・・カウンタ回路出力、９・・・・・・
シフトレジスタ出力、１０・パ・・・論理和回路出力、
１１・・・・・・Ｃ旧「弓］分周信号、１２・・・・・
・カウンタ回路、１３・・・・・・カウンタ回路出力信
号、１４゛゛°°°単安定フリップフロップ回路、１５
・・・・・・土分タ シフトレジ×り 第２図 第３図 懇４図
Claims (1)
- 被分周信号を１／（２Ｎ＋１）（Ｎは整数）に分周する
周波数奇数分周器において、被分周信号を（２Ｎ＋１）
周期カウントするとパルス信号を出力するカウンタ回路
と、前記被分周信号を反転する信号反転回路と、データ
入力端子およびクロック端子にそれぞれ前記カウンタ回
路および信号反転回路の出力信号が供給される（Ｎ＋１
）ビットシフトレジスタと、前記カウンタ回路およびシ
フトレジスタの出力信号が入力される論理和回路と、前
記論理和回路の出力信号が入力されデューティ５０％の
１／（２Ｎ＋１）分周信号を出力する１／２分周回路と
で構成されることを特徴とする周波数奇数分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22550286A JPS6379421A (ja) | 1986-09-22 | 1986-09-22 | 周波数奇数分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22550286A JPS6379421A (ja) | 1986-09-22 | 1986-09-22 | 周波数奇数分周器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6379421A true JPS6379421A (ja) | 1988-04-09 |
Family
ID=16830322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22550286A Pending JPS6379421A (ja) | 1986-09-22 | 1986-09-22 | 周波数奇数分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6379421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5438600A (en) * | 1992-12-03 | 1995-08-01 | Fujitsu Limited | Odd-number frequency divider and method of constituting the same |
-
1986
- 1986-09-22 JP JP22550286A patent/JPS6379421A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5438600A (en) * | 1992-12-03 | 1995-08-01 | Fujitsu Limited | Odd-number frequency divider and method of constituting the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361290A (en) | Clock generating circuit for use in single chip microcomputer | |
| JPS62245814A (ja) | パルス回路 | |
| JP3649874B2 (ja) | 分周回路 | |
| JPS6379421A (ja) | 周波数奇数分周器 | |
| JPS585540B2 (ja) | タジユウカカイロ | |
| JP2659186B2 (ja) | デイジタル可変分周回路 | |
| JPS6379420A (ja) | 周波数奇数分周器 | |
| JP3125651B2 (ja) | レート発生器 | |
| JPS61243527A (ja) | ビツトバツフア回路 | |
| JP2547723B2 (ja) | 分周回路 | |
| JP2869981B2 (ja) | ビットバッファ回路 | |
| JPH01137315A (ja) | タイマ回路 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| SU1506504A2 (ru) | Умножитель частоты | |
| SU1277387A2 (ru) | Делитель частоты следовани импульсов | |
| JPH0548432A (ja) | １／３分周回路 | |
| SU1511851A1 (ru) | Устройство дл синхронизации импульсов | |
| SU684710A1 (ru) | Фазоимпульсный преобразователь | |
| JPH0529924A (ja) | ９分周回路 | |
| JP2669343B2 (ja) | 分周回路 | |
| JPS62227220A (ja) | 分周回路 | |
| JPS6361963A (ja) | 遅延時間測定回路 | |
| JPH04249425A (ja) | 周波数分周回路 |