JP2545010B2 - ゲ―ト装置 - Google Patents
ゲ―ト装置Info
- Publication number
- JP2545010B2 JP2545010B2 JP4070177A JP7017792A JP2545010B2 JP 2545010 B2 JP2545010 B2 JP 2545010B2 JP 4070177 A JP4070177 A JP 4070177A JP 7017792 A JP7017792 A JP 7017792A JP 2545010 B2 JP2545010 B2 JP 2545010B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- output signal
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ゲート信号がアクティ
ブのときのみクロック信号を通過させるゲート装置に関
する。
ブのときのみクロック信号を通過させるゲート装置に関
する。
【０００２】
【従来の技術】ゲート信号がアクティブのときのみクロ
ック信号を通過させるゲート装置は、種々の電子装置に
使用されている。例えば、任意波形発生器は、任意のア
ナログ波形に対応するデジタル・データをメモリに記憶
し、アドレス・カウンタの計数値により、このメモリか
らデジタル・データを読出し、アナログ波形に変換して
いる。この任意波形発生器には、ゲート信号がアクティ
ブの期間（例えば、高レベルの期間）のみ、アナログ波
形（任意波形）を順次出力する機能がある。この機能を
達成するには、ゲート装置が、ゲート信号がアクティブ
の期間のみ、クロック信号をアドレス・カウンタに供給
する必要がある。
ック信号を通過させるゲート装置は、種々の電子装置に
使用されている。例えば、任意波形発生器は、任意のア
ナログ波形に対応するデジタル・データをメモリに記憶
し、アドレス・カウンタの計数値により、このメモリか
らデジタル・データを読出し、アナログ波形に変換して
いる。この任意波形発生器には、ゲート信号がアクティ
ブの期間（例えば、高レベルの期間）のみ、アナログ波
形（任意波形）を順次出力する機能がある。この機能を
達成するには、ゲート装置が、ゲート信号がアクティブ
の期間のみ、クロック信号をアドレス・カウンタに供給
する必要がある。
【０００３】このように使用されるゲート装置の従来例
を図３に示す。クロック発生器１０は、適切に設定され
た周波数のクロック信号Ｂを発生する。アンド・ゲート
１２は、端子１４に供給されたゲート信号Ａがアクティ
ブ（この場合、高レベル）のときのみ、クロック発生器
１０からのクロック信号Ｂを通過させ、出力端子１６に
出力信号Ｃを発生する。これら信号Ａ、Ｂ及びＣのタイ
ミング関係を図４に示す。
を図３に示す。クロック発生器１０は、適切に設定され
た周波数のクロック信号Ｂを発生する。アンド・ゲート
１２は、端子１４に供給されたゲート信号Ａがアクティ
ブ（この場合、高レベル）のときのみ、クロック発生器
１０からのクロック信号Ｂを通過させ、出力端子１６に
出力信号Ｃを発生する。これら信号Ａ、Ｂ及びＣのタイ
ミング関係を図４に示す。
【０００４】
【発明が解決しようとする課題】図３に示すようなゲー
ト装置において、ゲート信号Ａとクロック信号Ｂとが時
間的に無関係で、互いに同期していない場合がある。こ
のような場合、ゲート信号Ａがアクティブになった時点
Ｔ１から、出力信号Ｃが発生する時点Ｔ２までの最大期
間は、クロック信号Ｂの周期の２分の１である。よっ
て、ゲート装置を上述の任意波形発生器に用いた場合、
ゲート信号がアクティブになっても、直ちに任意波形が
発生しないことになる。
ト装置において、ゲート信号Ａとクロック信号Ｂとが時
間的に無関係で、互いに同期していない場合がある。こ
のような場合、ゲート信号Ａがアクティブになった時点
Ｔ１から、出力信号Ｃが発生する時点Ｔ２までの最大期
間は、クロック信号Ｂの周期の２分の１である。よっ
て、ゲート装置を上述の任意波形発生器に用いた場合、
ゲート信号がアクティブになっても、直ちに任意波形が
発生しないことになる。
【０００５】したがって、本発明の目的は、クロック信
号とゲート信号とのタイミング関係に関係なく、ゲート
信号がアクティブなると、できるだけ早く出力パルスを
発生できるゲート装置の提供にある。
号とゲート信号とのタイミング関係に関係なく、ゲート
信号がアクティブなると、できるだけ早く出力パルスを
発生できるゲート装置の提供にある。
【０００６】
【課題を解決するための手段】本発明のゲート装置によ
れば、フリップ・フロップ１８が、クロック信号により
ゲート信号をクロック、即ち、クロック信号のエッジに
よりゲート信号をラッチする。ゲート回路１２は、この
フリップ・フロップ１８の出力信号に応じてクロック信
号を通過させる。ゲート回路１２を通過したクロック信
号は、分周器２０により分周される。排他的論理和（ex
clusive OR）ゲート回路２２は、分周器２０の出力信号
及びフリップ・フロップ１８の出力信号を受けて、排他
的論理和処理を行い、出力信号を発生する。
れば、フリップ・フロップ１８が、クロック信号により
ゲート信号をクロック、即ち、クロック信号のエッジに
よりゲート信号をラッチする。ゲート回路１２は、この
フリップ・フロップ１８の出力信号に応じてクロック信
号を通過させる。ゲート回路１２を通過したクロック信
号は、分周器２０により分周される。排他的論理和（ex
clusive OR）ゲート回路２２は、分周器２０の出力信号
及びフリップ・フロップ１８の出力信号を受けて、排他
的論理和処理を行い、出力信号を発生する。
【０００７】
【作用】本発明によれば、排他的論理和ゲート回路２２
を用いているので、フリップ・フロップ１８の出力信号
がアクティブになると、ゲート装置も直ちに出力信号を
発生できる。さらに、分周器２０を用いているので、ク
ロック信号の周波数は、本来必要とする周波数よりも高
く、また、分周器２０がゲート回路１２及び排他的論理
和ゲート回路２２の間に設けられている。よって、ゲー
ト信号がアクティブになってから、最初の出力パルスが
発生するまでの期間は、周波数の高いクロック信号の２
分の１周期以下になるので、上述の従来技術よりもはる
かに改善される。
を用いているので、フリップ・フロップ１８の出力信号
がアクティブになると、ゲート装置も直ちに出力信号を
発生できる。さらに、分周器２０を用いているので、ク
ロック信号の周波数は、本来必要とする周波数よりも高
く、また、分周器２０がゲート回路１２及び排他的論理
和ゲート回路２２の間に設けられている。よって、ゲー
ト信号がアクティブになってから、最初の出力パルスが
発生するまでの期間は、周波数の高いクロック信号の２
分の１周期以下になるので、上述の従来技術よりもはる
かに改善される。
【０００８】
【実施例】図１は、本発明の好適な実施例のブロック図
であり、図２は、図１の動作を説明するタイミング図で
ある。クロック発生器１０は、本来必要な周波数より
も、Ｎ倍（Ｎは、２以上の整数）高い周波数のクロック
信号Ａを発生する。この実施例では、Ｎ＝２である。フ
リップ・フロップ１８は、反転クロック入力端Ｃに供給
されたクロック信号Ａの立ち下がりエッジで、ゲート端
子１４からデータ端Ｄに供給されたゲート信号Ｂをラッ
チし、そのラッチ出力信号ＣをＱ端に発生する。よっ
て、時点Ｔ１でアクティブになったゲート信号Ｂがクロ
ック信号Ａに同期していなくても、出力信号Ｃは時点Ｔ
２でアクティブになり、クロック信号Ａに同期する。
であり、図２は、図１の動作を説明するタイミング図で
ある。クロック発生器１０は、本来必要な周波数より
も、Ｎ倍（Ｎは、２以上の整数）高い周波数のクロック
信号Ａを発生する。この実施例では、Ｎ＝２である。フ
リップ・フロップ１８は、反転クロック入力端Ｃに供給
されたクロック信号Ａの立ち下がりエッジで、ゲート端
子１４からデータ端Ｄに供給されたゲート信号Ｂをラッ
チし、そのラッチ出力信号ＣをＱ端に発生する。よっ
て、時点Ｔ１でアクティブになったゲート信号Ｂがクロ
ック信号Ａに同期していなくても、出力信号Ｃは時点Ｔ
２でアクティブになり、クロック信号Ａに同期する。
【０００９】ゲート回路１２は、フリップ・フロップ１
８の出力信号Ｃがアクティブ（この場合、高レベル）の
ときに、クロック信号Ａを通過させて出力信号Ｄを発生
する。信号Ａ及びＣが同期しているので、ゲート回路１
２の出力信号Ｄは、最初の出力パルスから、その周期が
完全なものである（時点Ｔ２及びＴ３間の信号Ｄの低レ
ベルが時間短縮されていない点に留意されたい）。分周
器２０は、ゲート回路１２の出力信号ＤをＮ分の１に分
周するＮ進カウンタであり、そのキャリー信号を出力信
号Ｅとする。排他的論理和ゲート回路２２は、信号Ｃ及
びＥを受けて、排他的論理和処理を行い、出力信号Ｆを
出力端子１６に発生する。分周器２０の出力信号Ｅの発
生時点Ｔ４は、分周動作のために、フリップ・フロップ
１８の出力信号Ｃの発生時点Ｔ２よりも遅れるが、排他
的論理和ゲート回路２２の作用により、（各素子の伝搬
遅延時間を無視すれば）その出力信号Ｆはフリップ・フ
ロップ１８の出力信号Ｃと同じ時点Ｔ２に発生する。
８の出力信号Ｃがアクティブ（この場合、高レベル）の
ときに、クロック信号Ａを通過させて出力信号Ｄを発生
する。信号Ａ及びＣが同期しているので、ゲート回路１
２の出力信号Ｄは、最初の出力パルスから、その周期が
完全なものである（時点Ｔ２及びＴ３間の信号Ｄの低レ
ベルが時間短縮されていない点に留意されたい）。分周
器２０は、ゲート回路１２の出力信号ＤをＮ分の１に分
周するＮ進カウンタであり、そのキャリー信号を出力信
号Ｅとする。排他的論理和ゲート回路２２は、信号Ｃ及
びＥを受けて、排他的論理和処理を行い、出力信号Ｆを
出力端子１６に発生する。分周器２０の出力信号Ｅの発
生時点Ｔ４は、分周動作のために、フリップ・フロップ
１８の出力信号Ｃの発生時点Ｔ２よりも遅れるが、排他
的論理和ゲート回路２２の作用により、（各素子の伝搬
遅延時間を無視すれば）その出力信号Ｆはフリップ・フ
ロップ１８の出力信号Ｃと同じ時点Ｔ２に発生する。
【００１０】
【発明の効果】上述の如く、本発明によれば、排他的論
理和ゲート回路の作用により、フリップ・フロップの出
力信号がアクティブになると、ゲート装置も直ちに出力
信号を発生できる。さらに、ゲート信号がアクティブに
なってから、最初の出力パルスが発生するまでの期間
は、所望の周波数よりも高い周波数のクロック信号の２
分の１周期以下にできる。よって、本発明のゲート装置
は、上述の任意波形発生器に使用するのに好適である。
理和ゲート回路の作用により、フリップ・フロップの出
力信号がアクティブになると、ゲート装置も直ちに出力
信号を発生できる。さらに、ゲート信号がアクティブに
なってから、最初の出力パルスが発生するまでの期間
は、所望の周波数よりも高い周波数のクロック信号の２
分の１周期以下にできる。よって、本発明のゲート装置
は、上述の任意波形発生器に使用するのに好適である。
【図１】本発明のゲート装置の好適な実施例のブロック
図である。
図である。
【図２】図１の動作を説明するタイミング図である。
【図３】従来のゲート装置のブロック図である。
【図４】図３の動作を説明するタイミング図である。
１０ クロック発生器 １２ ゲート回路 １８ フリップ・フロップ ２０ 分周器 ２２ 排他的論理和ゲート回路
Claims (1)
- 【請求項１】 クロック信号をクロック端子に受け、ゲ
ート信号をデータ入力端子に受けるフリップ・フロップ
と、 該フリップ・フロップの出力信号に応じて上記クロック
信号を通過させるゲート回路と、 該ゲート回路の出力信号を分周する分周器と、 該分周器の出力信号及び上記フリップ・フロップの出力
信号を受け、出力信号を発生する排他的論理和ゲート回
路とを具えることを特徴とするゲート装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070177A JP2545010B2 (ja) | 1992-02-20 | 1992-02-20 | ゲ―ト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070177A JP2545010B2 (ja) | 1992-02-20 | 1992-02-20 | ゲ―ト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235710A JPH05235710A (ja) | 1993-09-10 |
| JP2545010B2 true JP2545010B2 (ja) | 1996-10-16 |
Family
ID=13423990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4070177A Expired - Lifetime JP2545010B2 (ja) | 1992-02-20 | 1992-02-20 | ゲ―ト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545010B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5578811B2 (ja) | 2009-06-30 | 2014-08-27 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法及びプログラム |
-
1992
- 1992-02-20 JP JP4070177A patent/JP2545010B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235710A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2787725B2 (ja) | データ・クロックのタイミング合わせ回路 | |
| US6252441B1 (en) | Synchronous data sampling circuit | |
| JPH0439690B2 (ja) | ||
| KR910002119A (ko) | 신호발생기 | |
| KR870010688A (ko) | 잡음펄스 억제회로 | |
| KR100228592B1 (ko) | 반도체 시험 장치의 주기 발생 회로 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JP2678115B2 (ja) | タイマ回路 | |
| JP2906966B2 (ja) | パルス切換回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| US6617904B1 (en) | Electronic circuit with clock generating circuit | |
| KR100278271B1 (ko) | 클럭주파수분주장치 | |
| KR940012090A (ko) | 클럭분주회로 | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| JP2959420B2 (ja) | 位相比較回路 | |
| EP1104105A2 (en) | Electronic circuit with clock generating circuit | |
| SU738120A1 (ru) | Синхронизируемый высокочастотный генератор | |
| JPH05218999A (ja) | 列変換回路 | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| JPH0336812A (ja) | 同期回路 | |
| US20020050846A1 (en) | Method and device for eliminating time delay of an inverted signal | |
| JPH02241220A (ja) | パルス列発生装置 | |
| JPH0645894A (ja) | 遅延パルス発生回路 | |
| JPH03291577A (ja) | 波形生成回路 | |
| JPH0879210A (ja) | 多重化回路 |