JPH0645894A - 遅延パルス発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 外部からの入力パルス列中の任意のパルス後
に任意の遅延時間を持つパルスを生成して追加挿入する
ことのできる回路を提供する。 【構成】 外部から入力されるパルス指定信号と外部か
らの入力パルスと遅延パルスとを入力としパルス指定信
号が入力されているときに入力パルスが加えられると遅
延パルスが入力されるまで遅延信号を出力する入力検出
回路１を設ける。基準クロックを生成し出力する基準ク
ロック発生部３の出力を遅延信号が出力されている間だ
けカウントしてカウント値として出力するカウンタ２を
設ける。外部制定信号により設定された比較値を出力す
る遅延設定レジスタ４を設ける。比較回路５で比較値と
カウント値を比較し両者が等しくなったとき、予め設定
された時間幅の遅延パルスをＯＲ回路６に入力し、別に
このＯＲ回路６に入力される入力パルスに遅延パルスを
挿入して出力させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、遅延パルス発生回路に
関し、特に一連のパルス列の中の任意のパルスの後の任
意の位置にもう一つのパルスを追加発生させる遅延パル
ス発生回路に関する。

【０００２】

【従来の技術】従来の遅延パルス発生回路は、外部から
パルスが加えられると、常に一定の時間後に、パルスを
追加して発生するものであり、数個の論理回路と一定の
遅れ時間を発生する遅延素子もしくはタイマ回路の組合
せで構成されている。

【０００３】

【発明が解決しようとする課題】この従来の遅延パルス
発生回路では、特定のパルスの後にだけパルスを追加発
生させることは困難であり、また遅延時間を任意に設定
することはできない。

【０００４】従って、ピークシフトを生じる磁気記録媒
体へのデータを書き込むパルスを追加するとき、先行す
るパルスに対して追加すべきパルスが時間的に接近する
場合にはこのようにして書き込んだデータを読み出すと
きピークシフトの影響が大きく、また先行するパルスが
書き込まれた磁気記録媒体からデータを読み出すときに
はピークシフトの影響を受けないので、このような点を
考慮して先行するパルスに対して時間的に接近するパル
スを適切な時間間隔で挿入することは不可能であった。
また一連のすでに存在するパルス列に対して時間間隔を
任意に変化させて遅延パルスを挿入する必要のある直列
データ処理回路を構成することは、従来のこの種の回路
では不可能であった。

【０００５】本発明の目的はこのように入力されたパル
スに対して任意の時刻後にパルスを発生して挿入できる
遅延パルス発生回路を提供することにある。

【０００６】

【課題を解決するための手段】第１の発明の遅延パルス
発生回路は、外部から入力されるパルス指定信号と外部
から入力される入力パルスと遅延パルスとを入力とし前
記パルス指定信号が入力されている間に前記入力パルス
が入力されると前記遅延パルスが入力されるまで遅延信
号を継続して出力する入力検出回路と、基準クロックを
生成し出力する基準クロック発生部と、前記基準クロッ
クと前記遅延信号とを入力とし前記遅延信号が入力され
ている間のみ前記基準クロックのクロック数をカウント
しそのカウント値を出力するカウンタと、外部設定信号
により設定された値を記憶しその値を比較値として出力
する遅延設定レジスタと、前記カウント値と前記比較値
とを比較し前記カウント値が前記比較値に等しくなると
予め設定された時間幅のパルスを遅延パルスとして出力
する比較回路と、前記入力パルスと前記遅延パルスを入
力とするＯＲ回路とを備えて構成されている。

【０００７】第２の発明の遅延パルス発生回路は、パル
ス指定端子に指定信号が供給されている時に入力パルス
が印加されると動作状態が変化して遅延信号を出力する
入力検出回路と、前記遅延信号が印加されている時に基
準クロックのクロック数をカウント動作するカウンタ
と、前記入力パルス印加直後から遅延パルス発生までの
遅延時間を設定する遅延設定レジスタと、前記カウンタ
からのカウント値が前記遅延設定レジスタの設定値に達
すると遅延パルスを出力する比較回路とを備えて構成さ
れる。

【０００８】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例を示すブロック図であ
る。

【０００９】図１に示す遅延パルス発生回路は入力され
る信号に従って遅延信号Ｃを出力する入力検出回路１
と、基準クロックを定常的に出力する基本クロック発生
部３と、遅延信号Ｃが入力されている間基準クロック数
をカウントし、そのカウント値を出力するカウンタ２
と、外部設定信号によって設定された比較値を記憶しこ
の比較値を出力する遅延設定レジスタ４と、カウント値
と比較値とを入力しカウント値が比較値に等しくなると
予め決められた時間幅のパルスを遅延パルスｄとして出
力する威嚇回路５と外部から入力される入力パルスａと
遅延パルスｄとを入力とするＯＲ回路６から構成され
る。入力検出回路１は、例えばＤ型フリップフロップで
実現可能である。以下に図２のタイミング図に従って動
作を順を追って説明する。

【００１０】入力検出回路１の入力端子１２に外部から
入力される入力パルスａの特定パルスＰ１が入力される
前の時刻からこのパルスＰ１が入力され適切な時間が経
過する迄の間に亘ってパルス指定信号ｂを外部から入力
検出回路の入力端子１１に加える（高レベルとする）
と、入力検出回路１はパルスＰ１が印加されると同時に
出力端子１４に遅延信号Ｃを出力する。すなわち有効状
態である高レベルとする。カウンタ２に遅延信号Ｃが加
えられると、カウンタ２は基準クロック発生部３からの
基準クロックのカウント動作を開始し、そのカウント値
を比較回路５に出力する。一方遅延設定レジスタ４に予
め外部から外部設定信号を加え遅延レジスタ４に比較値
を設定し、比較回路５にその値を出力させる。なお、比
較値は基準パルスの周期と入力パルスａの内の特定のパ
ルスＰ１から発生させるべき遅延パルスｄまでの時間間
隔Ｔを考慮して設定すればよい。比較回路５は入力され
る比較値とカウント値とを比較し、これら両者が等しく
なった時刻に、予め決められている時間幅をもつ遅延パ
ルスｄを生成し、ＯＲ回路６に出力すると同時に入力検
出回路１の復帰端子１３にもこの遅延パルスｄを加え
る。従ってＯＲ回路６は入力パルスａに遅延パルスｄを
加えたパルスを出力パルスｅとして出力することにな
る。

【００１１】また、入力検出回路１の復帰端子１３に上
述したように遅延パルスｄが加えられると遅延信号Ｃは
断となる（低レベルとなる）。

【００１２】従ってカウンタ２は基準クロックのカウン
ト動作を停止し、カウント値の出力は０となる。

【００１３】今迄の説明から明らかなように、所定の遅
延時間を与える外部設定信号を予め遅延設定レジスタ４
に加え、遅延設定レジスタ４より比較値を出力させてお
き入力パルスａの列の中で遅延パルスを挿入しようとす
る特定のパルスが入力される時刻より以前から遅延パル
スを挿入すべき時刻より僅かに後までの時刻に亘って外
部からパルス指定信号ｂを入力検出回路１の端子１１に
加えることにより、入力パルスａの中の特定の所望のパ
ルスより任意の時刻だけ遅延させたパルス（遅延パルス
ｄ）を入力パルスａに挿入して出力することができる。

【００１４】図３は、本発明の第２の実施例を示すブロ
ック図である。比較回路５の出力パルスを入力としパル
ス幅を変えた遅延パルスｄを出力しＯＲ回路６の入力端
子に印加する遅延パルス幅可変回路７が、比較回路５と
ＯＲ回路６との間に接続されている。この回路は、例え
ばモノマルチバイブレータによって実現可能で遅延パル
スのパルス幅を種々の値に設定することができる。

【００１５】

【発明の効果】以上説明したように本発明は、一連のパ
ルス列の中の任意の指定パルスから任意の時間遅れた遅
延パルスを追加挿入できるため、例えばピークシフトを
起こす磁気記録媒体へデータを書込む際に、最適ピーク
シフト量となるように書込むデータパルス列中の任意の
パルスに対して任意の時間間隔だけ遅延した遅延パルス
を挿入する必要なる直列データ処理回路を生成すること
ができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】図１の遅延パルス発生回路の動作を示すタイミ
ング図である。

【図３】本発明の第２の実施例を示すブロック図であ
る。

【符号の説明】

１ 入力検出回路 ２ カウンタ ３ 基準クロック発生部 ４ 遅延設定レジスタ ５ 比較回路 ６ ＯＲ回路 ７ 遅延パルス幅可変回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 外部から入力されるパルス指定信号と外
   部から入力される入力パルスと遅延パルスとを入力とし
   前記パルス指定信号が入力されている間に前記入力パル
   スが入力されると前記遅延パルスが入力されるまで遅延
   信号を継続して出力する入力検出回路と、基準クロック
   を生成し出力する基準クロック発生部と、前記基準クロ
   ックと前記遅延信号とを入力とし前記遅延信号が入力さ
   れている間のみ前記基準クロックのクロック数をカウン
   トしそのカウント値を出力するカウンタと、外部設定信
   号により設定された値を記憶しその値を比較値として出
   力する遅延設定レジスタと、前記カウント値と前記比較
   値とを比較し前記カウント値が前記比較値に等しくなる
   と予め設定された時間幅のパルスを遅延パルスとして出
   力する比較回路と、前記入力パルスと前記遅延パルスを
   入力とするＯＲ回路とを備えることを特徴とする遅延パ
   ルス発生回路。
2. 【請求項２】 パルス指定端子に指定信号が供給されて
   いる時に入力パルスが印加されると動作状態が変化して
   遅延信号を出力する入力検出回路と、前記遅延信号が印
   加されている時に基準クロックのクロック数をカウント
   動作するカウンタと、前記入力パルス印加直後から遅延
   パルス発生までの遅延時間を設定する遅延設定レジスタ
   と、前記カウンタからのカウント値が前記遅延設定レジ
   スタの設定値に達すると遅延パルスを出力する比較回路
   とを備えることを特徴とする遅延パルス発生回路。