JPH07321616A - ノイズ除去回路 - Google Patents
ノイズ除去回路Info
- Publication number
- JPH07321616A JPH07321616A JP6135216A JP13521694A JPH07321616A JP H07321616 A JPH07321616 A JP H07321616A JP 6135216 A JP6135216 A JP 6135216A JP 13521694 A JP13521694 A JP 13521694A JP H07321616 A JPH07321616 A JP H07321616A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- noise
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 ノイズの位相及び個数に関係なく高周波ノイ
ズを有効に除去できるノイズ除去回路を提供する 【構成】 遅延器（１）及び排他的論理和回路（２）に
よって入力パルス信号（Ｓｉ）の微分信号（Ｓｄ）を生
成し、Ｔフリップフロップ（５）は、微分信号に同期し
て立ち上がり、遅延器（４）の遅延量Ｄ２によって決定
される時間間隔だけ微分信号に関係なくレベルを維持す
る中間信号（Ｓｍ）を出力する。中間信号のパルス幅は
遅延量Ｄ２によって決定され、その間の微分信号には影
響されないために、入力パルス信号のノイズを除去する
ことができる。
ズを有効に除去できるノイズ除去回路を提供する 【構成】 遅延器（１）及び排他的論理和回路（２）に
よって入力パルス信号（Ｓｉ）の微分信号（Ｓｄ）を生
成し、Ｔフリップフロップ（５）は、微分信号に同期し
て立ち上がり、遅延器（４）の遅延量Ｄ２によって決定
される時間間隔だけ微分信号に関係なくレベルを維持す
る中間信号（Ｓｍ）を出力する。中間信号のパルス幅は
遅延量Ｄ２によって決定され、その間の微分信号には影
響されないために、入力パルス信号のノイズを除去する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明はデジタル回路におけるノ
イズ除去回路に係り、特に高周波ノイズパルスを除去す
るノイズ除去回路に関する。
イズ除去回路に係り、特に高周波ノイズパルスを除去す
るノイズ除去回路に関する。
【０００２】
【従来の技術】多数の論理回路からなるマイクロコンピ
ュータを正常に動作させるには、ノイズを含まない正確
なクロック信号を供給することが必要である。そこで、
従来よりノイズパルスを除去するための回路構成が種々
提案されている。その一例として特開平１−２７７０２
０号公報に記載されている回路を示す。
ュータを正常に動作させるには、ノイズを含まない正確
なクロック信号を供給することが必要である。そこで、
従来よりノイズパルスを除去するための回路構成が種々
提案されている。その一例として特開平１−２７７０２
０号公報に記載されている回路を示す。
【０００３】図５は上記従来のノイズ除去回路を示す回
路図、図６はその動作を説明するための信号波形図であ
る。シュミット回路１０１を通して入力した信号Ｂは、
遅延回路１０２によって遅延され、その信号ＣがＯＲ回
路１０３及びＮＡＮＤ回路１０４にそれぞれ入力する。
ＯＲ回路１０３は信号Ｂ及びＣを入力して、正方向のみ
のノイズを含む信号Ｄを出力し、ＮＡＮＤ回路１０４は
同じく信号Ｂ及びＣを入力して、負方向のみのノイズを
含む信号Ｅを出力する。信号Ｄ及びＥの位相は１８０度
ずれているために、信号Ｄを信号Ｅのタイミングでラッ
チするＤフリップフロップ１０５を設けることで、ノイ
ズが除去された出力信号Ｓｏｕｔを得ることができる。
路図、図６はその動作を説明するための信号波形図であ
る。シュミット回路１０１を通して入力した信号Ｂは、
遅延回路１０２によって遅延され、その信号ＣがＯＲ回
路１０３及びＮＡＮＤ回路１０４にそれぞれ入力する。
ＯＲ回路１０３は信号Ｂ及びＣを入力して、正方向のみ
のノイズを含む信号Ｄを出力し、ＮＡＮＤ回路１０４は
同じく信号Ｂ及びＣを入力して、負方向のみのノイズを
含む信号Ｅを出力する。信号Ｄ及びＥの位相は１８０度
ずれているために、信号Ｄを信号Ｅのタイミングでラッ
チするＤフリップフロップ１０５を設けることで、ノイ
ズが除去された出力信号Ｓｏｕｔを得ることができる。
【０００４】
【発明が解決しようとする課題】上記従来のノイズ除去
回路では、信号Ｄに負方向のノイズが含まれないこと、
及び信号Ｅに正方向のノイズが含まれないこと、が正常
動作の条件となっている。しかしながら、この条件はノ
イズの幅、位相及び個数によって成立しなくなることが
あり、そのためにノイズを有効に除去できないという問
題を有していた。
回路では、信号Ｄに負方向のノイズが含まれないこと、
及び信号Ｅに正方向のノイズが含まれないこと、が正常
動作の条件となっている。しかしながら、この条件はノ
イズの幅、位相及び個数によって成立しなくなることが
あり、そのためにノイズを有効に除去できないという問
題を有していた。
【０００５】本発明の目的は、ノイズの幅、位相及び個
数に関係なく高周波ノイズを有効に除去できるノイズ除
去回路を提供することにある。
数に関係なく高周波ノイズを有効に除去できるノイズ除
去回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明によるノイズ除去
回路は、入力パルス信号を微分する微分手段と、微分信
号に同期してレベルが変化し所定期間では前記微分信号
に関係なく変化後のレベルを維持し所定期間経過後に変
化前のレベルに復帰するノイズ除去パルスを生成するノ
イズ除去パルス生成手段と、からなることを特徴とす
る。
回路は、入力パルス信号を微分する微分手段と、微分信
号に同期してレベルが変化し所定期間では前記微分信号
に関係なく変化後のレベルを維持し所定期間経過後に変
化前のレベルに復帰するノイズ除去パルスを生成するノ
イズ除去パルス生成手段と、からなることを特徴とす
る。
【０００７】
【作用】微分信号は、入力パルス信号の立ち上がり及び
立ち下がりを表すだけでなく、ノイズパルスも表してい
る。この微分信号に同期して所定期間のパルス幅を有す
るノイズ除去パルスが生成される。このパルス幅はその
間の微分信号には影響されないために、入力パルス信号
のパルス幅以内の適当な時間間隔に設定しておけば、入
力パルス信号に同期し、且つノイズに影響され難いノイ
ズ除去パルスを得ることができる。
立ち下がりを表すだけでなく、ノイズパルスも表してい
る。この微分信号に同期して所定期間のパルス幅を有す
るノイズ除去パルスが生成される。このパルス幅はその
間の微分信号には影響されないために、入力パルス信号
のパルス幅以内の適当な時間間隔に設定しておけば、入
力パルス信号に同期し、且つノイズに影響され難いノイ
ズ除去パルスを得ることができる。
【０００８】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【０００９】図１は、本発明によるノイズ除去回路の一
実施例を示すブロック図である。同図において、遅延器
１は、入力信号Ｓｉを時間Ｄ１だけ遅延し、排他的論理
和（ＸＯＲ）２は入力信号Ｓｉと遅延器１の遅延出力と
を入力して微分信号Ｓｄを生成し、ＡＮＤゲート３及び
遅延器４へ出力する。遅延器４は微分信号Ｓｄを時間Ｄ
２だけ遅延し、その遅延信号Ｓｄ２がリセット信号とし
てＴフリップフロップ５へ入力する。ＡＮＤゲート３
は、微分信号ＳｄとＴフリップフロップ５のＱ（バー）
出力とを入力し、その論理積をＴフリップフロップ５の
Ｔ端子へ出力する。Ｔフリップフロップ５のＱ端子から
はノイズが除去された中間信号Ｓｍが出力し、中間信号
Ｓｍを入力して波形再生回路６は入力信号Ｓｉからノイ
ズが除去された信号Ｓｏを出力する。
実施例を示すブロック図である。同図において、遅延器
１は、入力信号Ｓｉを時間Ｄ１だけ遅延し、排他的論理
和（ＸＯＲ）２は入力信号Ｓｉと遅延器１の遅延出力と
を入力して微分信号Ｓｄを生成し、ＡＮＤゲート３及び
遅延器４へ出力する。遅延器４は微分信号Ｓｄを時間Ｄ
２だけ遅延し、その遅延信号Ｓｄ２がリセット信号とし
てＴフリップフロップ５へ入力する。ＡＮＤゲート３
は、微分信号ＳｄとＴフリップフロップ５のＱ（バー）
出力とを入力し、その論理積をＴフリップフロップ５の
Ｔ端子へ出力する。Ｔフリップフロップ５のＱ端子から
はノイズが除去された中間信号Ｓｍが出力し、中間信号
Ｓｍを入力して波形再生回路６は入力信号Ｓｉからノイ
ズが除去された信号Ｓｏを出力する。
【００１０】遅延器１の遅延量Ｄ１は、微分信号Ｓｄの
パルス幅を決定するものであるから、入力信号Ｓｉの周
期より十分短く、且つＡＮＤゲート３及びＴフリップフ
ロップ５により微分信号Ｓｄが認識される程度の時間間
隔であることが必要である。
パルス幅を決定するものであるから、入力信号Ｓｉの周
期より十分短く、且つＡＮＤゲート３及びＴフリップフ
ロップ５により微分信号Ｓｄが認識される程度の時間間
隔であることが必要である。
【００１１】遅延器４の遅延量Ｄ２は、中間信号Ｓｍの
パルス幅を決定するものであり、ノイズ幅より長く入力
信号Ｓｉのパルス幅より短い範囲で適当に設定すること
でノイズを有効に除去することができる。
パルス幅を決定するものであり、ノイズ幅より長く入力
信号Ｓｉのパルス幅より短い範囲で適当に設定すること
でノイズを有効に除去することができる。
【００１２】なお、実際は、入力信号Ｓｉの先端及び後
端エッジの近傍で高周波ノイズパルスが重畳しやすいた
めに、遅延量Ｄ２は入力信号Ｓｉのパルス幅のほぼ１／
２以下に設定しておけば十分な効果を得ることができ
る。遅延量Ｄ２を短くすれば遅延器４も小型となって規
模の点でも有利であるが、無論、入力信号Ｓｉの周波数
が高い場合は、遅延量Ｄ２を長く設定しても規模の問題
は生じない。遅延量Ｄ２を入力信号Ｓｉのパルス幅を再
生できる範囲で長く設定すれば、それだけノイズが有効
に除去されることは当然である。
端エッジの近傍で高周波ノイズパルスが重畳しやすいた
めに、遅延量Ｄ２は入力信号Ｓｉのパルス幅のほぼ１／
２以下に設定しておけば十分な効果を得ることができ
る。遅延量Ｄ２を短くすれば遅延器４も小型となって規
模の点でも有利であるが、無論、入力信号Ｓｉの周波数
が高い場合は、遅延量Ｄ２を長く設定しても規模の問題
は生じない。遅延量Ｄ２を入力信号Ｓｉのパルス幅を再
生できる範囲で長く設定すれば、それだけノイズが有効
に除去されることは当然である。
【００１３】図２は、本実施例の動作を説明するための
信号波形図である。同図に示すように、入力信号Ｓｉに
は高周波のノイズパルスＮが重畳しているものとする。
このような入力信号Ｓｉを入力すると、入力信号Ｓｉの
先端及び後端エッジの他にノイズパルスが存在する時点
でも微分信号ＳｄがＸＯＲ回路２から出力される。
信号波形図である。同図に示すように、入力信号Ｓｉに
は高周波のノイズパルスＮが重畳しているものとする。
このような入力信号Ｓｉを入力すると、入力信号Ｓｉの
先端及び後端エッジの他にノイズパルスが存在する時点
でも微分信号ＳｄがＸＯＲ回路２から出力される。
【００１４】微分信号ＳｄはＡＮＤゲート３に入力する
と共に、遅延器４を通してＤ２だけ遅延され、遅延信号
Ｓｄ２としてＴフリップフロップ５のリセット端子Ｒに
入力する。ＡＮＤゲート３は、Ｔフリップフロップ５の
Ｑ（バー）出力が‘１’の場合に、微分信号ＳｄをＴフ
リップフロップ５のＴ端子に出力する。
と共に、遅延器４を通してＤ２だけ遅延され、遅延信号
Ｓｄ２としてＴフリップフロップ５のリセット端子Ｒに
入力する。ＡＮＤゲート３は、Ｔフリップフロップ５の
Ｑ（バー）出力が‘１’の場合に、微分信号ＳｄをＴフ
リップフロップ５のＴ端子に出力する。
【００１５】Ｔフリップフロップ５のＱ出力は、Ｔ端子
の入力とリセット端子Ｒの入力とによって決定されるか
ら、微分信号ＳｄがＴ端子に入力するとＱ出力は‘０’
から‘１’へ変化する。そのＱ出力‘１’が‘０’に復
帰するのは、遅延信号Ｓｄ２がリセット端子Ｒに入力し
たときであり、その間の微分信号ＳｄはＱ出力の状態に
は関係しない。即ち、中間信号Ｓｍのパルス幅は、遅延
器４の遅延量Ｄ２によって決定される。
の入力とリセット端子Ｒの入力とによって決定されるか
ら、微分信号ＳｄがＴ端子に入力するとＱ出力は‘０’
から‘１’へ変化する。そのＱ出力‘１’が‘０’に復
帰するのは、遅延信号Ｓｄ２がリセット端子Ｒに入力し
たときであり、その間の微分信号ＳｄはＱ出力の状態に
は関係しない。即ち、中間信号Ｓｍのパルス幅は、遅延
器４の遅延量Ｄ２によって決定される。
【００１６】このようにして得られた中間信号Ｓｍは、
図示するように、入力信号Ｓｉに重畳されていたノイズ
パルスＮは除去されているから、この中間信号Ｓｍを用
いてフリップフロップからなる波形再生部６はノイズが
除去された出力信号Ｓｏを得ることができる。
図示するように、入力信号Ｓｉに重畳されていたノイズ
パルスＮは除去されているから、この中間信号Ｓｍを用
いてフリップフロップからなる波形再生部６はノイズが
除去された出力信号Ｓｏを得ることができる。
【００１７】図３は本実施例における波形再生部の具体
例を示すブロック図であり、図４はその動作を示す信号
波形図である。ここでは、波形再生部６として、Ｄフリ
ップフロップ７あるいはＴフリップフロップ８を使用す
る。同図には、Ｄフリップフロップ７及びＴフリップフ
ロップ８が記載されているが、いずれか一方だけでもよ
い。
例を示すブロック図であり、図４はその動作を示す信号
波形図である。ここでは、波形再生部６として、Ｄフリ
ップフロップ７あるいはＴフリップフロップ８を使用す
る。同図には、Ｄフリップフロップ７及びＴフリップフ
ロップ８が記載されているが、いずれか一方だけでもよ
い。
【００１８】Ｄフリップフロップ７のクロック端子には
中間信号Ｓｍが入力し、Ｄ端子には入力信号Ｓｉが入力
する。これによって、Ｄフリップフロップ７は、中間信
号Ｓｍをクロックとして入力信号Ｓｉをラッチすること
により、出力信号Ｓｏ１を出力する。また、Ｔフリップ
フロップ８のＴ端子には中間信号Ｓｍが入力し、出力信
号Ｓｏ２が出力される。出力信号Ｓｏ１及びＳｏ２のい
ずれも、中間信号Ｓｍに基づいて生成されているため
に、ノイズが除去されたパルス信号となる。
中間信号Ｓｍが入力し、Ｄ端子には入力信号Ｓｉが入力
する。これによって、Ｄフリップフロップ７は、中間信
号Ｓｍをクロックとして入力信号Ｓｉをラッチすること
により、出力信号Ｓｏ１を出力する。また、Ｔフリップ
フロップ８のＴ端子には中間信号Ｓｍが入力し、出力信
号Ｓｏ２が出力される。出力信号Ｓｏ１及びＳｏ２のい
ずれも、中間信号Ｓｍに基づいて生成されているため
に、ノイズが除去されたパルス信号となる。
【００１９】なお、図４では、入力信号Ｓｉのパルス間
にノイズパルス１０が存在し、そのために中間信号Ｓｍ
にパルス１１が生成されている。しかし、このようなノ
イズが存在しても、Ｄフリップフロップ７の出力信号Ｓ
ｏ１は位相が反転せず、次の入力信号Ｓｉのパルスと同
じ位相を維持することができる。勿論、上述したよう
に、遅延器４の遅延量Ｄ２を適当に設定することで、こ
のようなノイズパルス１０を除去することができる。
にノイズパルス１０が存在し、そのために中間信号Ｓｍ
にパルス１１が生成されている。しかし、このようなノ
イズが存在しても、Ｄフリップフロップ７の出力信号Ｓ
ｏ１は位相が反転せず、次の入力信号Ｓｉのパルスと同
じ位相を維持することができる。勿論、上述したよう
に、遅延器４の遅延量Ｄ２を適当に設定することで、こ
のようなノイズパルス１０を除去することができる。
【００２０】
【発明の効果】以上詳細に説明したように、本発明によ
るノイズ除去回路は、入力パルス信号の微分信号に同期
し所定期間微分信号に関係なくレベルを維持するノイズ
除去パルスを生成するために、入力信号に重畳したノイ
ズを個数や位相に関係なく効果的に除去することができ
る。
るノイズ除去回路は、入力パルス信号の微分信号に同期
し所定期間微分信号に関係なくレベルを維持するノイズ
除去パルスを生成するために、入力信号に重畳したノイ
ズを個数や位相に関係なく効果的に除去することができ
る。
【図１】本発明によるノイズ除去回路の一実施例を示す
ブロック図である。
ブロック図である。
【図２】本実施例の動作を説明するための信号波形図で
ある。
ある。
【図３】波形再生部の具体例を記載した本実施例のブロ
ック図である。
ック図である。
【図４】図３の回路動作を示す信号波形図である。
【図５】従来のノイズ除去回路の一例を示すブロック図
である。
である。
【図６】従来のノイズ除去回路の動作を示す信号波形図
である。
である。
１ 遅延器 ２ 排他的論理和回路 ３ ＡＮＤゲート ４ 遅延器 ５ Ｔフリップフロップ ６ 波形再生部 ７ Ｄフリップフロップ ８ Ｔフリップフロップ
Claims (5)
- 【請求項１】 入力パルス信号から高周波ノイズパルス
を除去する回路において、 前記入力パルス信号を微分する微分手段と、 前記微分信号に同期してレベルが変化し、続く所定期間
では前記微分信号に関係なく変化後のレベルを維持し、
前記所定期間経過後に変化前のレベルに復帰するノイズ
除去パルスを生成するノイズ除去パルス生成手段と、 からなることを特徴とするノイズ除去回路。 - 【請求項２】 入力パルス信号から高周波ノイズパルス
を除去する回路において、 前記入力パルス信号を微分する微分手段と、 前記微分信号に同期してレベルが変化し、続く所定期間
では前記微分信号に関係なく変化後のレベルを維持し、
前記所定期間経過後に変化前のレベルに復帰する中間パ
ルスを生成する中間パルス生成手段と、 前記中間パルスに基づいて前記入力パルスを再生する再
生手段と、 からなることを特徴とするノイズ除去回路。 - 【請求項３】 前記中間パルス生成手段は、 前記微分信号を前記所定期間だけ遅延させる遅延手段
と、 前記微分信号に同期して出力レベルを変化させ、前記遅
延手段の出力信号に同期して前記出力レベルを復帰させ
るレベル維持手段と、 からなることを特徴とする請求項１又は２記載のノイズ
除去回路。 - 【請求項４】 前記再生手段は、前記中間パルスをクロ
ック信号とし、前記入力パルス信号を入力信号とするＤ
フリップフロップからなることを特徴とする請求項２記
載のノイズ除去回路。 - 【請求項５】 前記再生手段は、前記中間パルスを入力
信号とするＴフリップフロップからなることを特徴とす
る請求項２記載のノイズ除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135216A JPH07321616A (ja) | 1994-05-25 | 1994-05-25 | ノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135216A JPH07321616A (ja) | 1994-05-25 | 1994-05-25 | ノイズ除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321616A true JPH07321616A (ja) | 1995-12-08 |
Family
ID=15146553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6135216A Pending JPH07321616A (ja) | 1994-05-25 | 1994-05-25 | ノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321616A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279551A (ja) * | 2005-03-29 | 2006-10-12 | Nec Corp | バスレシーバ回路及び該バスレシーバ回路に用いられるノイズ除去方法 |
| WO2008044639A1 (fr) * | 2006-10-10 | 2008-04-17 | Panasonic Corporation | Circuit d'élimination de pointe de bruit, système numérique l'utilisant et bus iic |
| JP2014045249A (ja) * | 2012-08-24 | 2014-03-13 | Nippon Soken Inc | 受信回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317256A (en) * | 1976-07-31 | 1978-02-17 | Fujitsu Ltd | Noise elimination circuit |
| JPH0534726B2 (ja) * | 1983-11-23 | 1993-05-24 | Nippon Bikutaa Kk |
-
1994
- 1994-05-25 JP JP6135216A patent/JPH07321616A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317256A (en) * | 1976-07-31 | 1978-02-17 | Fujitsu Ltd | Noise elimination circuit |
| JPH0534726B2 (ja) * | 1983-11-23 | 1993-05-24 | Nippon Bikutaa Kk |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279551A (ja) * | 2005-03-29 | 2006-10-12 | Nec Corp | バスレシーバ回路及び該バスレシーバ回路に用いられるノイズ除去方法 |
| WO2008044639A1 (fr) * | 2006-10-10 | 2008-04-17 | Panasonic Corporation | Circuit d'élimination de pointe de bruit, système numérique l'utilisant et bus iic |
| JPWO2008044639A1 (ja) * | 2006-10-10 | 2010-02-12 | パナソニック株式会社 | スパイクノイズ除去回路、およびそれを用いたデジタルシステム、ｉｉｃバス |
| US7868662B2 (en) | 2006-10-10 | 2011-01-11 | Panasonic Corporation | Spike noise eliminating circuit, digital system using the same, and IIC bus |
| JP2014045249A (ja) * | 2012-08-24 | 2014-03-13 | Nippon Soken Inc | 受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| US5552732A (en) | High speed divide by 1.5 clock generator | |
| JPH10145197A (ja) | 入力信号読み取り回路 | |
| US4988892A (en) | Method and circuit for generating dependent clock signals | |
| JPH07321616A (ja) | ノイズ除去回路 | |
| JP2646561B2 (ja) | クロック分配回路 | |
| JP2000068991A (ja) | クロック識別再生回路 | |
| JP2778527B2 (ja) | 計数回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JPH0645894A (ja) | 遅延パルス発生回路 | |
| JPH06187797A (ja) | メモリ集積回路 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPH09139730A (ja) | エラステックストア | |
| JP3116600B2 (ja) | タイミングジェネレータ | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JP4244468B2 (ja) | クロック発生装置 | |
| KR100204010B1 (ko) | 글리치 제거 회로 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JPH09130235A (ja) | ディジタルｐｌｌ回路 | |
| JPH05173665A (ja) | ノイズ除去回路 | |
| JPH0328862B2 (ja) | ||
| JPH057136A (ja) | 信号発生装置 | |
| JPH1188306A (ja) | 非同期パルス信号リタイミング回路 | |
| JPH01290313A (ja) | 集積回路間の信号伝搬方法 | |
| JPH0677228B2 (ja) | クロック信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980324 |