JPH10145197A - 入力信号読み取り回路 - Google Patents
入力信号読み取り回路Info
- Publication number
- JPH10145197A JPH10145197A JP8298526A JP29852696A JPH10145197A JP H10145197 A JPH10145197 A JP H10145197A JP 8298526 A JP8298526 A JP 8298526A JP 29852696 A JP29852696 A JP 29852696A JP H10145197 A JPH10145197 A JP H10145197A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input signal
- output
- input
- sampling clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
する読み取り信号の遅延量を少なくする。 【解決手段】 アップ/ダウンカウンタ1は入力信号S
1 のハイの区間サンプリングクロックS2 をアップカウ
ントし、入力信号S1 のロウの区間サンプリングクロッ
クS2 をダウンカウントし、0になるとアンダーフロー
信号S5 を出力する。比較器3はアップ/ダウンカウン
タ1のカウント値S3 が設定値レジスタ2の設定値と一
致すると一致信号S4 を出力する。R−Sフリップフロ
ップ4は一致信号S4 によりセットされ、アンダーフロ
ー信号S5 によりリセットされ、読み取り信号S6 を出
力する。
Description
入力信号を安定的に読み取る入力信号読み取り回路に関
する。
従来例(特開昭57−87232)の回路図、図6はそ
のタイミングチャートである。
1 をサンプリングカウントし、そのカウント値が一定値
以下のときロウレベルを出力し、一定値以上のときハイ
レベルを出力する積分カウンタ5と、積分カウンタ5の
出力S7 を読み取るDフリップフロップ7と、積分カウ
ンタ5のサンプリングクロックとDフリップフロップ7
の読み取りタイミングパルスS8 を生成するタイミング
パルス生成回路6で構成され、サンプリングクロックの
周波数と読み取りタイミングパルスS8 の周期を適当に
選ぶことにより、図6に示すように入力信号S1 に含ま
れるノイズを除去するものである。
号読み取り回路は、積分カウンタ5が一定値になってハ
イレベルを出力していることを読み取りタイミンングパ
ルスS8 の出力時点で検出し、また、読み取りタイミン
グパルスS8 と同周期で積分カウンタ5へリセットパル
スを出力しているので、積分カウンタ5が一定値に達し
ても読み取りタイミングパルスS8 がこないとハイレベ
ルになったことは出力されず、また、ロウレベルのノイ
ズによりカウントが遅れ、読み取りタイミングパルスま
でに所定値にカウンタ値が達していないとカウンタがリ
セットされてしまうのでハイレベルの検出が著しく遅れ
てしまい、場合によってはハイレベルが入力されている
のに検出できないことさえあり得る。
り信号の遅延量が少なく、かつ入力信号を忠実に読み取
ることができる入力信号読み取り回路を提供することに
ある。
り回路は、入力信号がハイレベルのときサンプリングク
ロックをアップカウントし、前記入力信号がロウレベル
のとき前記サンプリングクロックをダウンカウントし、
カウント値が0になるとアンダーフロー信号を出力する
アップ/ダウンカウンタと、設定値を保持する設定値レ
ジスタと、前記アップ/ダウンカウンタのカウント値を
前記設定値と比較し、前記設定値と一致すると一致信号
を出力する比較器と、前記一致信号が出力されると、ハ
イレベルを、前記アンダーフロー信号が出力されるとロ
ウレベルを読み取り信号として出力する出力制御回路を
有する。
ンカウントする。瞬間的にノイズが入ればダウンカウン
トするが、ノイズはずっと続くとは考えられない。大勢
的にハイレベルが入力されていれば結局カウンタは所定
値に達する。そして所定値に達して時をハイレベルを検
出したとみなす。ノイズでなく、本当にロウレベルが入
力され続けているのであればカウンタはダウンカウント
し続けるのでハイレベル検出はされない。カウント値が
所定値に達した時をもってハイレベルを検出したとみな
すにはロウレベル入力でダウンカウントすることが必要
である。ダウンカウントしないと、とびとびでハイレベ
ルが入力されてもハイレベルを検出してしまい、そうし
ないためには何らかの別のリセット手段が必要になる。
本発明はこの不具合をロウレベル入力でダウンカウント
することで解決したものである。
力信号がハイレベルのときサンプリングクロックをアッ
プカウントし、前記入力信号がロウレベルのとき前記サ
ンプリングクロックをダウンカウントし、カウント値が
0になるとアンダーフロー信号を出力するアップ/ダウ
ンカウンタと、第1、第2、・・・、第nの設定値をそ
れぞれ保持する第1、第2、・・・、第nの設定値レジ
スタと、前記アップ/ダウンカウンタのカウント値をそ
れぞれ第1、第2、・・・、第nの設定値と比較し、第
1、第2、・・・、第nの設定値と一致すると、それぞ
れ第1、第2、・・・、第nの一致信号を出力する第
1、第2、・・・、第nの比較器と、それぞれ第1、第
2、・・・、第nの一致信号が出力されると、ハイレベ
ルを、前記アンダーフロー信号が出力されると、ロウレ
ベルをそれぞれ第1、第2、・・・、第nの読み取り信
号として出力する第1、第2、・・・、第nの出力制御
回路を有する。
分の信号を読み取ることができる。
て図面を参照して説明する。
号読み取り回路の回路図、図2はそのタイミングチャー
トである。
力信号S1 がハイレベルのときサンプリングクロックS
2 をアップカウントし、入力信号S1 がロウレベルのと
きサンプリングクロックS2 をダウンカウントし、カウ
ント値が0になるとアンダーフロー信号S5 を出力する
アップ/ダウンカウンタ1と、設定値を保持する設定値
レジスタ2と、アップ/ダウンカウンタ1のカウント値
S3 を設定値レジスタ2の設定値と比較し、一致すると
一致信号S4 を出力する比較器3と、アンダーフロー信
号S5 をリセット入力、一致信号S4 をセット入力と
し、読み取り信号S6 を出力するR−Sフリップフロッ
プ4で構成されている。
する。
るとアップ/ダウンカウンタ1はアップカウントを始め
る。時刻t2 にノイズが混入し、入力信号S1 がロウレ
ベルになると、アップ/ダウンカウンタ1はダウンカウ
ントを始める。時刻t3 にノイズがなくなり、入力信号
S1 が再びハイレベルになると、アップ/ダウンカウン
タ1はアップカウントを始める。そして時刻t4 にカウ
ント値S3 が設定値と一致すると、一致信号S4 が比較
器3から出力され、R−Sフリップフロップ4はセット
され、読み取り信号S6 が立ち上がる。時刻t5 に入力
信号S1 がロウレベルになると、アップ/ダウンカウン
タ1は設定値からダウンカウントする。時刻t6 にカウ
ント値S3 が0になると、アップ/ダウンカウンタ1か
らアンダーフロー信号S5 が出力されるため、R−Sフ
リップフロップ4はリセットされ、読み取り信号S6 は
立ち下がる。このようにして、時刻t1 からt5 の入力
信号S1 からノイズを除いた入力信号が図6の従来例の
場合よりも小さい検出タイミングの遅れで読み取り信号
S6 に得られる。その後も同様にしてノイズを除いた入
力信号が読み取り信号S6 に得られる。
号読み取り回路の回路図、図4はそのタイミングチャー
トである。
する設定値を2種類としたもので、2個の設定値レジス
タ21 ,22 と、2個の比較器31 ,32 と、2個のR
−Sフリップフロップ41 ,42 を有している。
する。ここで、設定値レジスタ22の設定値の方が設定
値レジスタ21 の設定値よりも大きいものとする。
アップ/ダウンカウンタ1はアップカウントを始め、時
刻t2 に設定値レジスタ21 の設定値に等しくなると、
読み取り信号S61が立ち上がる。時刻t3 に入力信号S
1 が立ち下がると、アップ/ダウンカウンタ1はダウン
カウントを始め、時刻t4 にカウント値S3 が0になる
と、読み取り信号S61が立ち下がる。すなわち、時刻t
1 からt3 の間ハイレベルの入力信号S1 に対応する読
み取り信号S61が時刻t2 からt4 の間出力されたこと
になる。同様にして時刻t5 からt7 の間ハイレベルの
入力信号S1 に対応する読み取り信号S61が時刻t6 〜
t8 の間出力される。時刻t9 に立ち上がり、時刻t11
に立ち下がり、時刻t12に立ち上がり、時刻t14に立ち
下がる入力信号S1 に対しては、時刻t10に読み取り信
号S61が立ち上がり、時刻t13に読み取り信号S62が立
ち上がり、時刻t15に読み取り信号S61,S62とも立ち
下がる。すなわち読み取り信号S61,S62がともに出力
されたことになる。
うな効果がある。 1)請求項1の発明は、入力信号を忠実に再現し、かつ
入力信号に対する読み取り信号の遅延量が少ない。 2)請求項2の発明は、請求項1の効果に加えて、1つ
の入力信号から任意の信号成分を読み取ることができ
る。
路の回路図である。
ートである。
路の回路図である。
ートである。
る。
ートである。
Claims (3)
- 【請求項1】 入力信号がハイレベルのときサンプリン
グクロックをアップカウントし、前記入力信号がロウレ
ベルのとき前記サンプリングクロックをダウンカウント
し、カウント値が0になるとアンダーフロー信号を出力
するアップ/ダウンカウンタと、 設定値を保持する設定値レジスタと、 前記アップ/ダウンカウンタのカウント値を前記設定値
と比較し、前記設定値と一致すると一致信号を出力する
比較器と、 前記一致信号が出力されると、ハイレベルを、前記アン
ダーフロー信号が出力されるとロウレベルを読み取り信
号として出力する出力制御回路を有する入力信号読み取
り回路。 - 【請求項2】 入力信号がハイレベルのときサンプリン
グクロックをアップカウントし、前記入力信号がロウレ
ベルのとき前記サンプリングクロックをダウンカウント
し、カウント値が0になるとアンダーフロー信号を出力
するアップ/ダウンカウンタと、 第1、第2、・・・、第nの設定値をそれぞれ保持する
第1、第2、・・・、第nの設定値レジスタと、 前記アップ/ダウンカウンタのカウント値をそれぞれ第
1、第2、・・・、第nの設定値と比較し、第1、第
2、・・・、第nの設定値と一致すると、それぞれ第
1、第2、・・・、第nの一致信号を出力する第1、第
2、・・・、第nの比較器と、 それぞれ第1、第2、・・・、第nの一致信号が出力さ
れると、ハイレベルを、前記アンダーフロー信号が出力
されると、ロウレベルをそれぞれ第1、第2、・・・、
第nの読み取り信号として出力する第1、第2、・・
・、第nの出力制御回路を有する入力信号読み取り回
路。 - 【請求項3】 前記出力制御回路、第1、第2、・・
・、第nの出力制御回路が、前記アンダーフロー信号を
リセット入力、前記一致信号、第1、第2、・・・、第
nの一致信号をセット入力とするR−Sフリップフロッ
プである、請求項1または2記載の入力信号読み取り回
路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29852696A JP3220029B2 (ja) | 1996-11-11 | 1996-11-11 | 入力信号読み取り回路 |
US08/967,698 US6008672A (en) | 1996-11-11 | 1997-11-10 | Input signal reading circuit having a small delay and a high fidelity |
EP97119666A EP0841750A1 (en) | 1996-11-11 | 1997-11-10 | Input signal reading circuit having a small delay and a high fidelity |
CA002220584A CA2220584C (en) | 1996-11-11 | 1997-11-10 | Input signal reading circuit having a small delay and a high fidelity |
KR1019970059232A KR100288996B1 (ko) | 1996-11-11 | 1997-11-11 | 입력신호독출회로 |
AU45097/97A AU4509797A (en) | 1996-11-11 | 1997-11-11 | Input signal reading circuit having a small delay and a high fidelity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29852696A JP3220029B2 (ja) | 1996-11-11 | 1996-11-11 | 入力信号読み取り回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10145197A true JPH10145197A (ja) | 1998-05-29 |
JP3220029B2 JP3220029B2 (ja) | 2001-10-22 |
Family
ID=17860874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29852696A Expired - Fee Related JP3220029B2 (ja) | 1996-11-11 | 1996-11-11 | 入力信号読み取り回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6008672A (ja) |
EP (1) | EP0841750A1 (ja) |
JP (1) | JP3220029B2 (ja) |
KR (1) | KR100288996B1 (ja) |
AU (1) | AU4509797A (ja) |
CA (1) | CA2220584C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100429554B1 (ko) * | 2002-04-19 | 2004-05-03 | 주식회사 하이닉스반도체 | 프로그램 가능 카운터 회로 |
JP2006245977A (ja) * | 2005-03-03 | 2006-09-14 | Fuji Xerox Co Ltd | パルス信号再生装置 |
JP2013207566A (ja) * | 2012-03-28 | 2013-10-07 | Nec Corp | 信号受信回路、信号受信方法及びプログラム |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6914951B2 (en) * | 2001-07-24 | 2005-07-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for a digital logic input signal noise filter |
DE112005000283B4 (de) * | 2004-02-20 | 2020-10-01 | Continental Teves Ag & Co. Ohg | Verfahren und integrierter Schaltkreis zur Erhöhung der Störfestigkeit |
EP1723523A1 (de) * | 2004-02-20 | 2006-11-22 | Continental Teves AG & Co. oHG | VERFAHREN UND INTEGRIERTER SCHALTKREIS ZUR ERH HUNG DER ST&O uml;RFESTIGKEIT |
US7454645B2 (en) * | 2005-03-31 | 2008-11-18 | Cypress Semiconductor Corp. | Circuit and method for monitoring the status of a clock signal |
DE102005059128A1 (de) * | 2005-12-10 | 2007-06-14 | Conti Temic Microelectronic Gmbh | Verfahren zur Auswertung einer Bitfolge |
US8176351B2 (en) * | 2006-08-21 | 2012-05-08 | National Instruments Corporation | Sampling mechanism for data acquisition counters |
KR100767621B1 (ko) * | 2007-03-16 | 2007-10-17 | 주식회사 루트로닉 | 레이저 스캐너의 스캔 면적 산출장치 및 그 방법 |
US8645589B2 (en) | 2009-08-03 | 2014-02-04 | National Instruments Corporation | Methods for data acquisition systems in real time applications |
JP6349171B2 (ja) * | 2014-07-07 | 2018-06-27 | ローム株式会社 | ノイズ除去回路、タイミングコントローラ、ディスプレイ装置、電子機器、ソースドライバの制御方法 |
US8937496B1 (en) * | 2014-08-20 | 2015-01-20 | Xilinx, Inc. | Clock monitor |
US10514401B2 (en) | 2017-08-02 | 2019-12-24 | Qualcomm Incorporated | On-chip frequency monitoring |
CN112290915B (zh) * | 2017-11-16 | 2023-08-08 | 南京和林企业管理有限公司 | 一种连续窄干扰脉冲过滤电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3629710A (en) * | 1970-12-16 | 1971-12-21 | Beckman Instruments Inc | Digitally controlled pulse generator |
US3836858A (en) * | 1971-06-30 | 1974-09-17 | Nippon Denso Co | Pulse width setting apparatus |
JPS581458B2 (ja) * | 1978-08-28 | 1983-01-11 | 株式会社東芝 | デイジタル入力装置 |
JPS5787232A (en) * | 1980-11-18 | 1982-05-31 | Mitsubishi Electric Corp | Input signal reading circuit |
JPS6052468B2 (ja) * | 1982-03-04 | 1985-11-19 | 株式会社東芝 | Dmaバス負荷可変装置 |
EP0096164B1 (en) * | 1982-06-15 | 1987-08-26 | Kabushiki Kaisha Toshiba | Pulse-width modulation circuit |
US4667338A (en) * | 1984-06-01 | 1987-05-19 | Sanyo Electric Co., Ltd. | Noise elimination circuit for eliminating noise signals from binary data |
JPH077904B2 (ja) * | 1987-09-14 | 1995-01-30 | 三菱電機株式会社 | パルス発生回路 |
JP2585372B2 (ja) * | 1988-05-26 | 1997-02-26 | 株式会社日立製作所 | フイルタ回路 |
US5043653A (en) * | 1990-01-17 | 1991-08-27 | Sundstrand Corporation | Noise filter for zero crossing detector |
-
1996
- 1996-11-11 JP JP29852696A patent/JP3220029B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-10 CA CA002220584A patent/CA2220584C/en not_active Expired - Fee Related
- 1997-11-10 EP EP97119666A patent/EP0841750A1/en not_active Withdrawn
- 1997-11-10 US US08/967,698 patent/US6008672A/en not_active Expired - Lifetime
- 1997-11-11 AU AU45097/97A patent/AU4509797A/en not_active Abandoned
- 1997-11-11 KR KR1019970059232A patent/KR100288996B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100429554B1 (ko) * | 2002-04-19 | 2004-05-03 | 주식회사 하이닉스반도체 | 프로그램 가능 카운터 회로 |
JP2006245977A (ja) * | 2005-03-03 | 2006-09-14 | Fuji Xerox Co Ltd | パルス信号再生装置 |
JP2013207566A (ja) * | 2012-03-28 | 2013-10-07 | Nec Corp | 信号受信回路、信号受信方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
CA2220584C (en) | 2001-04-10 |
EP0841750A1 (en) | 1998-05-13 |
KR19980042277A (ko) | 1998-08-17 |
AU4509797A (en) | 1998-05-14 |
US6008672A (en) | 1999-12-28 |
KR100288996B1 (ko) | 2001-10-19 |
CA2220584A1 (en) | 1998-05-11 |
JP3220029B2 (ja) | 2001-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2909740B2 (ja) | 位相整合回路 | |
JPH10145197A (ja) | 入力信号読み取り回路 | |
CA2014969C (en) | Delay circuit | |
JPH06232699A (ja) | パルス発生装置 | |
JP2638337B2 (ja) | エラーカウンタ回路 | |
JPH07321616A (ja) | ノイズ除去回路 | |
KR950005254B1 (ko) | 오디오 펄스의 잡음 보상회로 | |
JPH0563524A (ja) | 信号入力回路 | |
JP2606458Y2 (ja) | 信号レベル監視回路 | |
JPS62261986A (ja) | ノイズ除去能力を有するパルス計測回路 | |
JPH05268020A (ja) | クロック切換回路 | |
SU1635251A1 (ru) | Цифровой фильтр | |
JPH11195963A (ja) | デジタルフィルタ回路 | |
JPH08265599A (ja) | 信号極性統一回路 | |
JPH03120961A (ja) | ディジタル映像信号処理装置 | |
JPH0537573A (ja) | データ断検出回路 | |
JPH11220369A (ja) | クロック検出回路 | |
JPH05113467A (ja) | エツジ発生回路 | |
JPH0621790A (ja) | パルス幅変調回路 | |
JPH076152A (ja) | 外部制御信号入力回路 | |
JPH04302524A (ja) | パルス発生回路 | |
JPH0637633A (ja) | 周波数比較回路 | |
JPH04360314A (ja) | カウンタ回路 | |
JPH04229721A (ja) | ディジタル計数回路 | |
JP2000092034A (ja) | カウンタインタフェース |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |