JPH08265599A - 信号極性統一回路 - Google Patents
信号極性統一回路Info
- Publication number
- JPH08265599A JPH08265599A JP7060495A JP6049595A JPH08265599A JP H08265599 A JPH08265599 A JP H08265599A JP 7060495 A JP7060495 A JP 7060495A JP 6049595 A JP6049595 A JP 6049595A JP H08265599 A JPH08265599 A JP H08265599A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- polarity
- circuit
- determination
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 高レベルが有効な正極性信号と低レベルが有
効な負極性信号とが時分割的に混在する信号を正極性信
号又は負極性信号に統一する。 【構成】 ＣＲＴコントローラ１０は同期信号Ｓ１０を
出力する。信号極性統一回路２０では、極性判定回路２
１は同期信号Ｓ１０が正極性信号か負極性信号かを判定
し、インバータ２２は同期信号Ｓ１０を反転する。切替
回路２３は、極性判定回路２１からの切替信号Ｓ２１に
基づき同期信号Ｓ１０又はインバータ２２の出力信号Ｓ
２２を選択する。従って、信号極性統一回路２０は同期
信号Ｓ１０を正極性信号又は負極性信号に統一する。Ｌ
ＣＤコントローラ３０は、信号極性統一回路２０で正極
性信号又は負極性信号に統一された同期信号を入力して
ビデオデータを正確に認識し、ＬＣＤ制御信号Ｓ３０を
出力する。
効な負極性信号とが時分割的に混在する信号を正極性信
号又は負極性信号に統一する。 【構成】 ＣＲＴコントローラ１０は同期信号Ｓ１０を
出力する。信号極性統一回路２０では、極性判定回路２
１は同期信号Ｓ１０が正極性信号か負極性信号かを判定
し、インバータ２２は同期信号Ｓ１０を反転する。切替
回路２３は、極性判定回路２１からの切替信号Ｓ２１に
基づき同期信号Ｓ１０又はインバータ２２の出力信号Ｓ
２２を選択する。従って、信号極性統一回路２０は同期
信号Ｓ１０を正極性信号又は負極性信号に統一する。Ｌ
ＣＤコントローラ３０は、信号極性統一回路２０で正極
性信号又は負極性信号に統一された同期信号を入力して
ビデオデータを正確に認識し、ＬＣＤ制御信号Ｓ３０を
出力する。
Description
【０００１】
【産業上の利用分野】本発明は、例えばビデオ信号の同
期信号等、高レベル（以下、“Ｈ”という）が有効な正
極性信号と低レベル（以下、“Ｌ”という）が有効な負
極性信号とが時分割的に混在する信号を正極性信号のみ
の信号又は負極性信号のみの信号に変換する信号極性統
一回路に関するものである。
期信号等、高レベル（以下、“Ｈ”という）が有効な正
極性信号と低レベル（以下、“Ｌ”という）が有効な負
極性信号とが時分割的に混在する信号を正極性信号のみ
の信号又は負極性信号のみの信号に変換する信号極性統
一回路に関するものである。
【０００２】
【従来の技術】図２は、ビデオ信号の垂直同期信号の一
例を示す波形図である。モードＡの垂直同期信号は、パ
ルス幅がｘ及び周期がａで、“Ｈ”が有効な正極性信号
である。尚、垂直同期信号のパルスの入力が終了してか
ら次の垂直同期信号のパルスが入力するまでの期間Ｘに
は、ビデオデータが入力される。モードＢの垂直同期信
号は、パルス幅がｙ及び周期がｂの正極性信号であり、
モードＡと同様に、垂直同期信号のパルスの入力が終了
してから次の垂直同期信号のパルスが入力するまでの期
間Ｙにはビデオデータが入力される。モードＣの垂直同
期信号は、パルス幅がｚ及び周期がｃで、“Ｌ”が有効
な負極性信号であり、モードＡと同様に、垂直同期信号
のパルスの入力が終了してから次の垂直同期信号のパル
スが入力するまでの期間Ｚにはビデオデータが入力され
る。モードＡ，Ｂ，Ｃのようにモードの異なる同期信号
をＣＲＴ等の表示装置に時分割で入力すると、表示装置
は画面の表示解像度を表す表示モードを同期信号のモー
ドに基づき判定してビデオデータを表示する。
例を示す波形図である。モードＡの垂直同期信号は、パ
ルス幅がｘ及び周期がａで、“Ｈ”が有効な正極性信号
である。尚、垂直同期信号のパルスの入力が終了してか
ら次の垂直同期信号のパルスが入力するまでの期間Ｘに
は、ビデオデータが入力される。モードＢの垂直同期信
号は、パルス幅がｙ及び周期がｂの正極性信号であり、
モードＡと同様に、垂直同期信号のパルスの入力が終了
してから次の垂直同期信号のパルスが入力するまでの期
間Ｙにはビデオデータが入力される。モードＣの垂直同
期信号は、パルス幅がｚ及び周期がｃで、“Ｌ”が有効
な負極性信号であり、モードＡと同様に、垂直同期信号
のパルスの入力が終了してから次の垂直同期信号のパル
スが入力するまでの期間Ｚにはビデオデータが入力され
る。モードＡ，Ｂ，Ｃのようにモードの異なる同期信号
をＣＲＴ等の表示装置に時分割で入力すると、表示装置
は画面の表示解像度を表す表示モードを同期信号のモー
ドに基づき判定してビデオデータを表示する。
【０００３】
【発明が解決しようとする課題】しかしながら、図２に
示す垂直同期信号では、次のような課題があった。即
ち、近年、同期信号をデジタル処理する表示装置を使用
する場合があり、このとき図２に示す垂直同期信号のよ
うにモードの異なる同期信号を用いると、正極性信号又
は負極性信号が時分割で入力され、正極性信号と負極性
信号とを区別せずに処理されるので、意味不明のビデオ
信号が表示装置に表示されることがある。そのため、同
期信号を正極性信号のみの信号又は負極性信号のみの信
号に統一した後に処理する必要性が出てきた。
示す垂直同期信号では、次のような課題があった。即
ち、近年、同期信号をデジタル処理する表示装置を使用
する場合があり、このとき図２に示す垂直同期信号のよ
うにモードの異なる同期信号を用いると、正極性信号又
は負極性信号が時分割で入力され、正極性信号と負極性
信号とを区別せずに処理されるので、意味不明のビデオ
信号が表示装置に表示されることがある。そのため、同
期信号を正極性信号のみの信号又は負極性信号のみの信
号に統一した後に処理する必要性が出てきた。
【０００４】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、信号極性統一回路に、“Ｈ”が有効
な正極性信号と“Ｌ”が有効な負極性信号とが時分割的
に混在する入力信号に対し、判定時において該入力信号
が正極性信号か負極性信号かを判定する極性判定回路
と、前記入力信号を反転するインバータと、前記極性判
定回路から出力される判定結果に基づき前記入力信号又
は前記インバータの出力信号を選択し、前記入力信号を
前記正極性信号のみの信号又は前記負極性信号のみの信
号に変換する切替回路とを、備えている。第２の発明で
は、前記極性判定回路は、前記正極性信号のパルス又は
前記負極性信号のパルスの入力が終了した後でかつ該正
極性信号のパルスの次のパルス又は該負極性信号のパル
スの次のパルスが入力される前に該正極性信号又は該負
極性信号の論理レベルを判定して判定信号を出力する判
定信号生成回路と、前記判定信号生成回路から出力され
る判定信号に同期して前記正極性信号又は前記負極性信
号のレベルを取り込み、該取り込んだレベルを前記判定
結果として出力するフリップフロップとでを、備えてい
る。
を解決するために、信号極性統一回路に、“Ｈ”が有効
な正極性信号と“Ｌ”が有効な負極性信号とが時分割的
に混在する入力信号に対し、判定時において該入力信号
が正極性信号か負極性信号かを判定する極性判定回路
と、前記入力信号を反転するインバータと、前記極性判
定回路から出力される判定結果に基づき前記入力信号又
は前記インバータの出力信号を選択し、前記入力信号を
前記正極性信号のみの信号又は前記負極性信号のみの信
号に変換する切替回路とを、備えている。第２の発明で
は、前記極性判定回路は、前記正極性信号のパルス又は
前記負極性信号のパルスの入力が終了した後でかつ該正
極性信号のパルスの次のパルス又は該負極性信号のパル
スの次のパルスが入力される前に該正極性信号又は該負
極性信号の論理レベルを判定して判定信号を出力する判
定信号生成回路と、前記判定信号生成回路から出力され
る判定信号に同期して前記正極性信号又は前記負極性信
号のレベルを取り込み、該取り込んだレベルを前記判定
結果として出力するフリップフロップとでを、備えてい
る。
【０００５】
【作用】第１の発明によれば、以上のように信号極性統
一回路を構成したので、“Ｈ”が有効な正極性信号と
“Ｌ”が有効な負極性信号とが時分割的に混在する入力
信号は、判定時において極性判定回路により正極性信号
か負極性信号かが判定される。又、前記入力信号はイン
バータにより反転される。次に、前記入力信号又は前記
インバータの出力信号が、切替回路により極性判定回路
からの判定結果に基づき選択され、前記入力信号は正極
性信号のみの信号又は負極性信号のみの信号に変換され
る。そのため、入力信号をデジタル処理する装置に入力
しても不要のデータが出力されることがなく、正確にデ
ジタル処理され、正確なデータが出力される。第２の発
明によれば、第１の発明の極性判定回路では、正極性信
号のパルス又は負極性信号のパルスの入力が終了した後
でかつ該正極性信号のパルスの次のパルス又は該負極性
信号のパルスの次のパルスが入力される前に該正極性信
号又は該負極性信号の論理レベルが判定され、その判定
結果を表す判定信号が判定信号生成回路から出力され
る。前記正極性信号又は前記負極性信号のレベルは、前
記判定信号生成回路から出力される判定信号に同期して
フリップフロップに取り込まれ、該取り込まれたレベル
が極性判定回路の判定結果として出力される。従って、
前記課題を解決できるのである。
一回路を構成したので、“Ｈ”が有効な正極性信号と
“Ｌ”が有効な負極性信号とが時分割的に混在する入力
信号は、判定時において極性判定回路により正極性信号
か負極性信号かが判定される。又、前記入力信号はイン
バータにより反転される。次に、前記入力信号又は前記
インバータの出力信号が、切替回路により極性判定回路
からの判定結果に基づき選択され、前記入力信号は正極
性信号のみの信号又は負極性信号のみの信号に変換され
る。そのため、入力信号をデジタル処理する装置に入力
しても不要のデータが出力されることがなく、正確にデ
ジタル処理され、正確なデータが出力される。第２の発
明によれば、第１の発明の極性判定回路では、正極性信
号のパルス又は負極性信号のパルスの入力が終了した後
でかつ該正極性信号のパルスの次のパルス又は該負極性
信号のパルスの次のパルスが入力される前に該正極性信
号又は該負極性信号の論理レベルが判定され、その判定
結果を表す判定信号が判定信号生成回路から出力され
る。前記正極性信号又は前記負極性信号のレベルは、前
記判定信号生成回路から出力される判定信号に同期して
フリップフロップに取り込まれ、該取り込まれたレベル
が極性判定回路の判定結果として出力される。従って、
前記課題を解決できるのである。
【０００６】
【実施例】図１は、本発明の実施例を示す信号極性統一
回路の構成ブロック図である。ＣＲＴコントローラ１０
の出力側が信号極性統一回路２０の入力側に接続され、
信号極性統一回路２０の出力側がＬＣＤコントローラ３
０の入力側に接続されている。ＣＲＴコントローラ１０
は、ＣＲＴに表示させるビデオ信号の同期信号Ｓ１０を
出力する機能を有している。信号極性統一回路２０は、
同期信号Ｓ１０を正極性信号又は負極性信号に統一する
機能を有している。ＬＣＤコントローラ３０は、信号極
性統一回路２０で正極性信号又は負極性信号に統一され
た同期信号を入力してビデオデータを正確に認識し、Ｌ
ＣＤ制御信号Ｓ３０を出力する機能を有している。信号
極性統一回路２０は、極性判定回路２１、インバータ２
２、及び切替回路２３を備えている。極性判定回路２１
は、その入力側がＣＲＴコントローラ１０の出力側に接
続され、ＣＲＴコントローラ１０からの同期信号Ｓ１０
が正極性信号か負極性信号かを判定する回路である。
又、ＣＲＴコントローラ１０の出力側は、同期信号Ｓ１
０を反転して出力信号Ｓ２２を出力するインバータ２２
の入力側に接続されると共に、切替回路２３の第１の入
力端子Ｄ１に接続されている。インバータ２２の出力側
は、切替回路２３の第２の入力端子Ｄ２に接続されてい
る。極性判定回路２１の出力側は、切替回路２３の切替
信号入力端子ｓｅｌに接続されている。切替回路２３
は、極性判定回路２１の出力信号である切替信号Ｓ２１
の論理レベルに基づき同期信号Ｓ１０又はインバータ２
２の出力信号Ｓ２２を選択する回路である。切替回路２
３の出力側はＬＣＤコントローラ３０の入力側に接続さ
れている。
回路の構成ブロック図である。ＣＲＴコントローラ１０
の出力側が信号極性統一回路２０の入力側に接続され、
信号極性統一回路２０の出力側がＬＣＤコントローラ３
０の入力側に接続されている。ＣＲＴコントローラ１０
は、ＣＲＴに表示させるビデオ信号の同期信号Ｓ１０を
出力する機能を有している。信号極性統一回路２０は、
同期信号Ｓ１０を正極性信号又は負極性信号に統一する
機能を有している。ＬＣＤコントローラ３０は、信号極
性統一回路２０で正極性信号又は負極性信号に統一され
た同期信号を入力してビデオデータを正確に認識し、Ｌ
ＣＤ制御信号Ｓ３０を出力する機能を有している。信号
極性統一回路２０は、極性判定回路２１、インバータ２
２、及び切替回路２３を備えている。極性判定回路２１
は、その入力側がＣＲＴコントローラ１０の出力側に接
続され、ＣＲＴコントローラ１０からの同期信号Ｓ１０
が正極性信号か負極性信号かを判定する回路である。
又、ＣＲＴコントローラ１０の出力側は、同期信号Ｓ１
０を反転して出力信号Ｓ２２を出力するインバータ２２
の入力側に接続されると共に、切替回路２３の第１の入
力端子Ｄ１に接続されている。インバータ２２の出力側
は、切替回路２３の第２の入力端子Ｄ２に接続されてい
る。極性判定回路２１の出力側は、切替回路２３の切替
信号入力端子ｓｅｌに接続されている。切替回路２３
は、極性判定回路２１の出力信号である切替信号Ｓ２１
の論理レベルに基づき同期信号Ｓ１０又はインバータ２
２の出力信号Ｓ２２を選択する回路である。切替回路２
３の出力側はＬＣＤコントローラ３０の入力側に接続さ
れている。
【０００７】図３は、図１中の極性判定回路２１の一例
を示す構成ブロック図である。極性判定回路２１は、判
定信号生成回路２１ａ及びフリップフロップ回路２１ｂ
を備えている。判定信号生成回路２１ａは、その入力側
がＣＲＴコントローラ１０の出力側に接続され、同期信
号Ｓ１０のパルスの入力が終了した後でかつ次のパルス
が入力される前に判定信号Ｓ２１ａを出力する回路であ
る。尚、この判定信号生成回路２１ａは、図示しないク
ロック信号のカウントを同期信号Ｓ１０で開始するカウ
ンタなどで構成され、同期信号Ｓ１０が入力して一定時
間が経過した後に判定信号Ｓ２１ａを出力する構成であ
る。判定信号生成回路２１ａの出力側は、フリップフロ
ップ２１ｂのクロック入力端子ｃｌｋに接続されてい
る。又、フリップフロップ２１ｂのデータ入力端子ｉｎ
には同期信号Ｓ１０が入力されるようになっている。フ
リップフロップ２１ｂは、判定信号Ｓ２１ａに同期して
正極性信号と負極性信号とが時分割的に混在する同期信
号Ｓ１０のレベルを取り込み、この取り込んだレベルを
判定結果つまり切替信号Ｓ２１として出力端子ｏｕｔか
ら出力する回路である。図４(i),(ii),(iii)は、図２の
各モードＡ，Ｂ，Ｃにおける図３の極性判定回路２１の
動作をそれぞれ示すタイムチャートであり、縦軸に電
圧、及び横軸に時間がとられている。この図４(i),(i
i),(iii)を参照しつつ、極性判定回路２１の動作（１）
〜（３）を説明する。
を示す構成ブロック図である。極性判定回路２１は、判
定信号生成回路２１ａ及びフリップフロップ回路２１ｂ
を備えている。判定信号生成回路２１ａは、その入力側
がＣＲＴコントローラ１０の出力側に接続され、同期信
号Ｓ１０のパルスの入力が終了した後でかつ次のパルス
が入力される前に判定信号Ｓ２１ａを出力する回路であ
る。尚、この判定信号生成回路２１ａは、図示しないク
ロック信号のカウントを同期信号Ｓ１０で開始するカウ
ンタなどで構成され、同期信号Ｓ１０が入力して一定時
間が経過した後に判定信号Ｓ２１ａを出力する構成であ
る。判定信号生成回路２１ａの出力側は、フリップフロ
ップ２１ｂのクロック入力端子ｃｌｋに接続されてい
る。又、フリップフロップ２１ｂのデータ入力端子ｉｎ
には同期信号Ｓ１０が入力されるようになっている。フ
リップフロップ２１ｂは、判定信号Ｓ２１ａに同期して
正極性信号と負極性信号とが時分割的に混在する同期信
号Ｓ１０のレベルを取り込み、この取り込んだレベルを
判定結果つまり切替信号Ｓ２１として出力端子ｏｕｔか
ら出力する回路である。図４(i),(ii),(iii)は、図２の
各モードＡ，Ｂ，Ｃにおける図３の極性判定回路２１の
動作をそれぞれ示すタイムチャートであり、縦軸に電
圧、及び横軸に時間がとられている。この図４(i),(i
i),(iii)を参照しつつ、極性判定回路２１の動作（１）
〜（３）を説明する。
【０００８】（１） 図４(i) に示すモードＡの場合 同期信号Ｓ１０の立ち下がりエッジｊによって判定信号
Ｓ２１ａは“Ｌ”になり、一定の時間ｎが経過した後に
“Ｈ”に変化する。この判定信号Ｓ２１ａの変化点にお
ける同期信号Ｓ１０の論理レベルｋが現在の切替信号Ｓ
２１の論理レベルと異なった時の１タイミングのみにお
いて、切替信号Ｓ２１の論理レベルが切り替わる。即
ち、図４(i) 中の切替信号Ｓ２１の破線に示すように、
切替信号Ｓ２１は“Ｈ”から“Ｌ”に固定された信号と
なる。切替信号Ｓ２１は、論理レベルｋが変化しない限
り“Ｌ”に保持されている。ここで、時間ｎは同期信号
Ｓ１０のパルス幅ｘ及び周期ａにより制限され、次の
（１１）式に示される範囲の時間幅である必要がある。 ｘ＜ｎ＜（ａ−ｘ） ・・・（１１） （２） 図４(ii)に示すモードＢの場合 （１）と同様に、同期信号Ｓ１０の立ち下がりエッジｊ
によって判定信号Ｓ２１ａは“Ｌ”になり、一定の時間
ｎが経過した後に“Ｈ”に変化する。この判定信号Ｓ２
１ａの変化点における同期信号Ｓ１０の論理レベルｋに
より、切替信号Ｓ２１は“Ｌ”に固定された信号とな
る。切替信号Ｓ２１は、論理レベルｋが変化しない限り
“Ｌ”に保持されている。ここで、時間ｎは同期信号Ｓ
１０のパルス幅ｙ及び周期ｂにより制限され、次の（１
２）式に示される範囲の時間幅である必要がある。 ｙ＜ｎ＜（ｂ−ｙ） ・・・（１２） （３） 図４(iii) に示すモードＣの場合 （１）と同様に、同期信号Ｓ１０の立ち下がりエッジｊ
によって判定信号Ｓ２１ａは“Ｌ”になり、一定の時間
ｎが経過した後に“Ｈ”に変化する。この判定信号Ｓ２
１ａの変化点における同期信号Ｓ１０の論理レベルｋに
より、切替信号Ｓ２１は“Ｈ”に固定された信号とな
る。切替信号Ｓ２１は、論理レベルｋが変化しない限り
“Ｈ”に保持されている。ここで、時間ｎは、同期信号
Ｓ１０のパルス幅ｚ及び周期ｃにより制限され、次の
（１３）式に示される範囲の時間幅である必要がある。 ｚ＜ｎ＜（ｃ−ｚ） ・・・（１３） 以下同様にして、時間ｎは同期信号Ｓ１０の周期やパル
ス幅の異なるモードの全てを判定できる時間幅である必
要がある。即ち、 ｘ＜ｎ＜（ａ−ｘ） ｙ＜ｎ＜（ｂ−ｙ） ｚ＜ｎ＜（ｃ−ｚ） ・ ・ ・ 上式の全てを満たす時間ｎを考慮したものが判定信号生
成回路２１となる。
Ｓ２１ａは“Ｌ”になり、一定の時間ｎが経過した後に
“Ｈ”に変化する。この判定信号Ｓ２１ａの変化点にお
ける同期信号Ｓ１０の論理レベルｋが現在の切替信号Ｓ
２１の論理レベルと異なった時の１タイミングのみにお
いて、切替信号Ｓ２１の論理レベルが切り替わる。即
ち、図４(i) 中の切替信号Ｓ２１の破線に示すように、
切替信号Ｓ２１は“Ｈ”から“Ｌ”に固定された信号と
なる。切替信号Ｓ２１は、論理レベルｋが変化しない限
り“Ｌ”に保持されている。ここで、時間ｎは同期信号
Ｓ１０のパルス幅ｘ及び周期ａにより制限され、次の
（１１）式に示される範囲の時間幅である必要がある。 ｘ＜ｎ＜（ａ−ｘ） ・・・（１１） （２） 図４(ii)に示すモードＢの場合 （１）と同様に、同期信号Ｓ１０の立ち下がりエッジｊ
によって判定信号Ｓ２１ａは“Ｌ”になり、一定の時間
ｎが経過した後に“Ｈ”に変化する。この判定信号Ｓ２
１ａの変化点における同期信号Ｓ１０の論理レベルｋに
より、切替信号Ｓ２１は“Ｌ”に固定された信号とな
る。切替信号Ｓ２１は、論理レベルｋが変化しない限り
“Ｌ”に保持されている。ここで、時間ｎは同期信号Ｓ
１０のパルス幅ｙ及び周期ｂにより制限され、次の（１
２）式に示される範囲の時間幅である必要がある。 ｙ＜ｎ＜（ｂ−ｙ） ・・・（１２） （３） 図４(iii) に示すモードＣの場合 （１）と同様に、同期信号Ｓ１０の立ち下がりエッジｊ
によって判定信号Ｓ２１ａは“Ｌ”になり、一定の時間
ｎが経過した後に“Ｈ”に変化する。この判定信号Ｓ２
１ａの変化点における同期信号Ｓ１０の論理レベルｋに
より、切替信号Ｓ２１は“Ｈ”に固定された信号とな
る。切替信号Ｓ２１は、論理レベルｋが変化しない限り
“Ｈ”に保持されている。ここで、時間ｎは、同期信号
Ｓ１０のパルス幅ｚ及び周期ｃにより制限され、次の
（１３）式に示される範囲の時間幅である必要がある。 ｚ＜ｎ＜（ｃ−ｚ） ・・・（１３） 以下同様にして、時間ｎは同期信号Ｓ１０の周期やパル
ス幅の異なるモードの全てを判定できる時間幅である必
要がある。即ち、 ｘ＜ｎ＜（ａ−ｘ） ｙ＜ｎ＜（ｂ−ｙ） ｚ＜ｎ＜（ｃ−ｚ） ・ ・ ・ 上式の全てを満たす時間ｎを考慮したものが判定信号生
成回路２１となる。
【０００９】図５は、図４(i) のモードＡの同期信号Ｓ
１０を例にした図１の動作を示すタイムチャートであ
る。この図を参照しつつ、図１の動作を説明する。切替
信号Ｓ２１は“Ｌ”になるので、切替回路２３は入力端
子Ｄ２に入力される出力信号Ｓ２２、つまり同期信号Ｓ
１０を反転した信号を選択して出力信号Ｓ２３として出
力する。又、図４(ii)のモードＢの場合も同様に、切替
回路２３は同期信号Ｓ１０を反転した信号を選択して出
力信号Ｓ２３として出力する。一方、図４(iii) のモー
ドＣの場合、切替信号Ｓ２１は“Ｈ”になるので、切替
回路２３は入力端子Ｄ１に入力される同期信号Ｓ１０を
選択して出力信号Ｓ２３として出力する。つまり、信号
極性統一回路２０は、正極性信号と負極性信号とが時分
割的に混在する同期信号Ｓ１０を正極性信号又は負極性
信号に統一して出力する。以上のように、本実施例で
は、正極性信号と負極性信号とが時分割的に混在する同
期信号を、信号極性統一回路２０を用いて正極性信号又
は負極性信号に統一することにより、例えばＬＣＤコン
トローラのような同期信号をデジタル処理する表示装置
を接続しても不要のビデオデータが画面に表示されるこ
とがなく、正確にデジタル処理ができる。
１０を例にした図１の動作を示すタイムチャートであ
る。この図を参照しつつ、図１の動作を説明する。切替
信号Ｓ２１は“Ｌ”になるので、切替回路２３は入力端
子Ｄ２に入力される出力信号Ｓ２２、つまり同期信号Ｓ
１０を反転した信号を選択して出力信号Ｓ２３として出
力する。又、図４(ii)のモードＢの場合も同様に、切替
回路２３は同期信号Ｓ１０を反転した信号を選択して出
力信号Ｓ２３として出力する。一方、図４(iii) のモー
ドＣの場合、切替信号Ｓ２１は“Ｈ”になるので、切替
回路２３は入力端子Ｄ１に入力される同期信号Ｓ１０を
選択して出力信号Ｓ２３として出力する。つまり、信号
極性統一回路２０は、正極性信号と負極性信号とが時分
割的に混在する同期信号Ｓ１０を正極性信号又は負極性
信号に統一して出力する。以上のように、本実施例で
は、正極性信号と負極性信号とが時分割的に混在する同
期信号を、信号極性統一回路２０を用いて正極性信号又
は負極性信号に統一することにより、例えばＬＣＤコン
トローラのような同期信号をデジタル処理する表示装置
を接続しても不要のビデオデータが画面に表示されるこ
とがなく、正確にデジタル処理ができる。
【００１０】尚、本発明は上記実施例に限定されず、種
々の変形が可能である。その変形例としては、例えば次
のようなものがある。 （ａ） 実施例では、ビデオ信号をデジタル処理する場
合を説明したが、正極性信号と負極性信号とが時分割的
に混在する信号を正極性信号又は負極性信号に統一する
必要がある場合全てに適用できる。 （ｂ） 図３中の判定信号生成回路２１ａは、例えば遅
延素子を用いた遅延回路でもよい。
々の変形が可能である。その変形例としては、例えば次
のようなものがある。 （ａ） 実施例では、ビデオ信号をデジタル処理する場
合を説明したが、正極性信号と負極性信号とが時分割的
に混在する信号を正極性信号又は負極性信号に統一する
必要がある場合全てに適用できる。 （ｂ） 図３中の判定信号生成回路２１ａは、例えば遅
延素子を用いた遅延回路でもよい。
【００１１】
【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、正極性信号と負極性信号とが時分割
的に混在する入力信号を信号極性統一回路を用いて正極
性信号又は負極性信号に統一して出力するようにしたの
で、該信号極性統一回路の出力信号をデジタル処理する
装置に入力しても該装置から不要のデータが出力される
ことがなく、正確にデジタル処理を行い、正確なデータ
を出力できる。
２の発明によれば、正極性信号と負極性信号とが時分割
的に混在する入力信号を信号極性統一回路を用いて正極
性信号又は負極性信号に統一して出力するようにしたの
で、該信号極性統一回路の出力信号をデジタル処理する
装置に入力しても該装置から不要のデータが出力される
ことがなく、正確にデジタル処理を行い、正確なデータ
を出力できる。
【図１】本発明の実施例を示す信号極性統一回路の構成
ブロック図である。
ブロック図である。
【図２】垂直同期信号の波形図である。
【図３】図１中の極性判定回路２１の構成ブロック図で
ある。
ある。
【図４】図３のタイムチャートである。
【図５】図１のタイムチャートである。
２０ 信号極性統一
回路 ２１ 極性判定回路 ２１ａ 判定信号生成
回路 ２１ｂ フリップフロ
ップ ２２ インバータ ２３ 切替回路
回路 ２１ 極性判定回路 ２１ａ 判定信号生成
回路 ２１ｂ フリップフロ
ップ ２２ インバータ ２３ 切替回路
Claims (2)
- 【請求項１】 高レベルが有効な正極性信号と低レベル
が有効な負極性信号とが時分割的に混在する入力信号に
対し、判定時において該入力信号が正極性信号か負極性
信号かを判定する極性判定回路と、 前記入力信号を反転するインバータと、 前記極性判定回路から出力される判定結果に基づき前記
入力信号又は前記インバータの出力信号を選択し、前記
入力信号を前記正極性信号のみの信号又は前記負極性信
号のみの信号に変換する切替回路とを、 備えたことを特徴とする信号極性統一回路。 - 【請求項２】 前記極性判定回路は、 前記正極性信号のパルス又は前記負極性信号のパルスの
入力が終了した後でかつ該正極性信号のパルスの次のパ
ルス又は該負極性信号のパルスの次のパルスが入力され
る前に該正極性信号又は該負極性信号の論理レベルを判
定して判定信号を出力する判定信号生成回路と、 前記判定信号生成回路から出力される判定信号に同期し
て前記正極性信号又は前記負極性信号の論理レベルを取
り込み、該取り込んだ論理レベルを前記判定結果として
出力するフリップフロップとで、 構成したことを特徴とする請求項１記載の信号極性統一
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7060495A JPH08265599A (ja) | 1995-03-20 | 1995-03-20 | 信号極性統一回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7060495A JPH08265599A (ja) | 1995-03-20 | 1995-03-20 | 信号極性統一回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08265599A true JPH08265599A (ja) | 1996-10-11 |
Family
ID=13143942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7060495A Withdrawn JPH08265599A (ja) | 1995-03-20 | 1995-03-20 | 信号極性統一回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08265599A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014229948A (ja) * | 2013-05-17 | 2014-12-08 | キヤノン株式会社 | 極性検出装置およびその制御方法 |
-
1995
- 1995-03-20 JP JP7060495A patent/JPH08265599A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014229948A (ja) * | 2013-05-17 | 2014-12-08 | キヤノン株式会社 | 極性検出装置およびその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483502B2 (en) | Image reproducing apparatus, projector, image reproducing system, and information storing medium | |
| JPH10145197A (ja) | 入力信号読み取り回路 | |
| US6049358A (en) | Counter control circuit for controlling counter having a pulse period measuring function | |
| JPH08265599A (ja) | 信号極性統一回路 | |
| JPH08160922A (ja) | 液晶表示装置 | |
| JPS61269595A (ja) | ビデオ信号処理装置 | |
| JPH0918741A (ja) | 表示制御方法及び表示制御回路 | |
| JPH11184422A (ja) | 同期信号処理回路および方法、表示装置、記憶媒体 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JP3536619B2 (ja) | 走査線数判別装置 | |
| JPH06102835A (ja) | ドットクロック位相調整装置，その方法および液晶表示装置 | |
| JP3132611B2 (ja) | トリガ回路 | |
| JP4004149B2 (ja) | 磁気再生装置 | |
| JPH1091132A (ja) | 画像表示装置 | |
| JP2721691B2 (ja) | 水平期間識別装置 | |
| JP3125910B2 (ja) | 同期取り込み回路 | |
| JP3661497B2 (ja) | 自動調整装置とビデオプロジェクター | |
| JP3054498B2 (ja) | 画像表示装置及び入力信号判別回路 | |
| JPH07295513A (ja) | 液晶表示装置用制御回路 | |
| JPH07276697A (ja) | レーザビームを用いた電子写真式プリンタのビデオクロック生成回路及び水平同期信号生成回路 | |
| JPH10304222A (ja) | 垂直同期分離回路 | |
| JPH099098A (ja) | 同期信号極性反転回路 | |
| JPH01194709A (ja) | 位相判別回路 | |
| JPH08317249A (ja) | クランプパルス発生回路およびマルチスキャンディスプレイ | |
| JPH11103476A (ja) | 走査方式判別装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |