JPH11103476A - 走査方式判別装置 - Google Patents
走査方式判別装置Info
- Publication number
- JPH11103476A JPH11103476A JP26167697A JP26167697A JPH11103476A JP H11103476 A JPH11103476 A JP H11103476A JP 26167697 A JP26167697 A JP 26167697A JP 26167697 A JP26167697 A JP 26167697A JP H11103476 A JPH11103476 A JP H11103476A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- synchronizing signal
- output signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【課題】 水平同期信号のデューティ比が異なる場合に
も、正確な走査方式を判別する。 【解決手段】 映像信号の水平同期信号１と垂直同期信
号２を入力して各々が１／２分周される分周回路３，４
と、前記各々の分周回路３，４の出力信号から走査方式
を判別する判別回路５を備えた構成。
も、正確な走査方式を判別する。 【解決手段】 映像信号の水平同期信号１と垂直同期信
号２を入力して各々が１／２分周される分周回路３，４
と、前記各々の分周回路３，４の出力信号から走査方式
を判別する判別回路５を備えた構成。
Description
【０００１】
【発明の属する技術分野】本発明は、映像信号の走査方
式がインタレースかノンインタレースかを判別する走査
方式判別装置（国際特許分類Ｈ０４Ｎ １７／００、Ｇ
０９Ｇ １／１６）に関する。
式がインタレースかノンインタレースかを判別する走査
方式判別装置（国際特許分類Ｈ０４Ｎ １７／００、Ｇ
０９Ｇ １／１６）に関する。
【０００２】
【従来の技術】図７に従来の走査方式判別装置の構成を
示す。図７において、符号１は水平同期信号、２は垂直
同期信号、３００は微分回路、４００は論理集積回路、
５００は積分回路を示す。水平同期信号１と垂直同期信
号２が入力され垂直同期信号２は微分回路３００によっ
て微分され図８のＣような信号となる。微分回路３００
で微分された微分信号Ｃは論理積回路４００に入力され
水平同期信号Ａと論理積処理を行う。次に、図７の動作
をを説明する。
示す。図７において、符号１は水平同期信号、２は垂直
同期信号、３００は微分回路、４００は論理集積回路、
５００は積分回路を示す。水平同期信号１と垂直同期信
号２が入力され垂直同期信号２は微分回路３００によっ
て微分され図８のＣような信号となる。微分回路３００
で微分された微分信号Ｃは論理積回路４００に入力され
水平同期信号Ａと論理積処理を行う。次に、図７の動作
をを説明する。
【０００３】インタレースの場合は、図８に示すように
２フィールド毎にパルスＤが得られる。論理積回路４０
０の出力信号Ｄは１フレーム間以上に設定された積分定
数をもつ積分回路５００に入力され，論理積回路５００
から出力されたパルス信号を積分する。従って、インタ
レースの場合はパルス信号が積分回路５００に入力され
るため所定レベル“１”の信号を出力する。
２フィールド毎にパルスＤが得られる。論理積回路４０
０の出力信号Ｄは１フレーム間以上に設定された積分定
数をもつ積分回路５００に入力され，論理積回路５００
から出力されたパルス信号を積分する。従って、インタ
レースの場合はパルス信号が積分回路５００に入力され
るため所定レベル“１”の信号を出力する。
【０００４】一方、ノンインタレースの場合は図９に示
すように微分回路３００の出力信号Ｃと水平同期信号Ａ
の論理積を行うとパルス信号は得られない。従って、パ
ルス信号は積分回路５００入力されないため積分回路５
００からは出力信号は“０”を出力する。上記構成によ
りインタレースとノンインタレースの判別信号が得られ
る。
すように微分回路３００の出力信号Ｃと水平同期信号Ａ
の論理積を行うとパルス信号は得られない。従って、パ
ルス信号は積分回路５００入力されないため積分回路５
００からは出力信号は“０”を出力する。上記構成によ
りインタレースとノンインタレースの判別信号が得られ
る。
【０００５】
【発明が解決しようとする課題】この走査方式判別装置
においては、水平同期信号のデューティ比が１／２にな
るように設定する必要がある。図１０のＡの様な水平同
期信号の極性が反転され、さらに垂直同期信号の位相が
図１０のＦのように位相差をもつ場合、インタレースの
信号が入力されると“０”が出力され正しい判別ができ
ないという問題を有していた。
においては、水平同期信号のデューティ比が１／２にな
るように設定する必要がある。図１０のＡの様な水平同
期信号の極性が反転され、さらに垂直同期信号の位相が
図１０のＦのように位相差をもつ場合、インタレースの
信号が入力されると“０”が出力され正しい判別ができ
ないという問題を有していた。
【０００６】また、垂直同期信号の周波数が異なる信号
が入力されると積分回路の定数を変更する必要が要求さ
れる。
が入力されると積分回路の定数を変更する必要が要求さ
れる。
【０００７】
【課題を解決するための手段】この課題を解決するため
に第１の本発明は、映像信号の水平同期信号と垂直同期
信号を入力して各々が１／２分周される分周回路と、前
記各々の分周回路の出力信号から走査方式を判定する判
定回路とを備え、垂直同期信号を分周する分周回路の出
力信号で前記水平同期信号の出力信号の状態を検出し、
状態の変化が発生しているかどうかで走査方式を判別す
るものである。
に第１の本発明は、映像信号の水平同期信号と垂直同期
信号を入力して各々が１／２分周される分周回路と、前
記各々の分周回路の出力信号から走査方式を判定する判
定回路とを備え、垂直同期信号を分周する分周回路の出
力信号で前記水平同期信号の出力信号の状態を検出し、
状態の変化が発生しているかどうかで走査方式を判別す
るものである。
【０００８】また、第２の発明は映像信号の水平同期信
号と垂直同期信号が入力されて、水平同期信号を１／２
分周する第１分周回路と、垂直同期信号を１／４分周す
る第２分周回路と、前記第２分周回路の出力信号の立ち
上がり期間に前記第１分周回路の出力信号の状態を保持
する第１フリップフロップ回路と、前記第２分周回路の
出力信号の立ち下がり期間に前記第１分周回路の出力信
号の状態を保持する第２フリップフロップ回路と、前記
第１と第２のフリップフロップ回路の出力信号のレベル
を比較する比較回路とを備え、インタレースかノンイン
タレースかを判定する走査方式判定装置である。
号と垂直同期信号が入力されて、水平同期信号を１／２
分周する第１分周回路と、垂直同期信号を１／４分周す
る第２分周回路と、前記第２分周回路の出力信号の立ち
上がり期間に前記第１分周回路の出力信号の状態を保持
する第１フリップフロップ回路と、前記第２分周回路の
出力信号の立ち下がり期間に前記第１分周回路の出力信
号の状態を保持する第２フリップフロップ回路と、前記
第１と第２のフリップフロップ回路の出力信号のレベル
を比較する比較回路とを備え、インタレースかノンイン
タレースかを判定する走査方式判定装置である。
【０００９】第１と第２の発明によれば、水平同期信号
のデューティ比が異なるばあいでも、分周された信号か
ら判別を行うため正確な走査方式を判別することができ
る。さらに、周波数が異なる方式の同期信号が入力され
ても時間方向の限定がされないためマルチスキャンにお
いても正確な走査方式判別信号を出力する走査方式判別
装置が提供できる。
のデューティ比が異なるばあいでも、分周された信号か
ら判別を行うため正確な走査方式を判別することができ
る。さらに、周波数が異なる方式の同期信号が入力され
ても時間方向の限定がされないためマルチスキャンにお
いても正確な走査方式判別信号を出力する走査方式判別
装置が提供できる。
【００１０】
【発明の実施の形態】本発明における第１の発明は、映
像信号の水平同期信号と垂直同期信号を入力して各々が
１／２分周される分周回路と、前記各々の分周回路の出
力信号から走査方式を判定する判定回路とを備え、垂直
同期信号を分周する分周回路の出力信号で前記水平同期
信号の出力信号の状態を検出し、状態の変化が発生して
いるかどうかの判別を行い走査方式を判別するという作
用を有する。
像信号の水平同期信号と垂直同期信号を入力して各々が
１／２分周される分周回路と、前記各々の分周回路の出
力信号から走査方式を判定する判定回路とを備え、垂直
同期信号を分周する分周回路の出力信号で前記水平同期
信号の出力信号の状態を検出し、状態の変化が発生して
いるかどうかの判別を行い走査方式を判別するという作
用を有する。
【００１１】さらに、第２の発明は、映像信号の水平同
期信号と垂直同期信号が入力されて水平同期信号を１／
２分周する第１分周回路と、垂直同期信号を１／４分周
する第２分周回路と、前記第２分周回路の出力信号の立
ち上がり期間に前記第１分周回路の出力信号の状態を保
持する第１フリップフロップ回路と、前記第２分周回路
の出力信号の立ち下がり期間に前記第１分周回路の出力
信号の状態を保持する第２フリップフロップ回路と、前
記第１と第２のフリップフロップ回路の出力信号のレベ
ルを比較する比較回路を備え、第１フリップフロップ回
路と第２フリップフロップ回路の出力信号のレベルが同
じであればノンインタレースと判別し、レベルが異なれ
ばインタレースと判別する作用を有する。
期信号と垂直同期信号が入力されて水平同期信号を１／
２分周する第１分周回路と、垂直同期信号を１／４分周
する第２分周回路と、前記第２分周回路の出力信号の立
ち上がり期間に前記第１分周回路の出力信号の状態を保
持する第１フリップフロップ回路と、前記第２分周回路
の出力信号の立ち下がり期間に前記第１分周回路の出力
信号の状態を保持する第２フリップフロップ回路と、前
記第１と第２のフリップフロップ回路の出力信号のレベ
ルを比較する比較回路を備え、第１フリップフロップ回
路と第２フリップフロップ回路の出力信号のレベルが同
じであればノンインタレースと判別し、レベルが異なれ
ばインタレースと判別する作用を有する。
【００１２】以下、本発明の実施の形態における走査方
式判別装置について、図１〜図６を用いて説明する。
式判別装置について、図１〜図６を用いて説明する。
【００１３】（実施の形態１）図１は本発明の実施の形
態１における走査方式判別装置のブロック構成図を示
す。図１において、符号１は水平同期信号、２は垂直同
期信号、３、４は分周回路、５は判別回路、６は判別信
号出力端子、５０はレジスタ、５１はフリップフロップ
回路を示す。
態１における走査方式判別装置のブロック構成図を示
す。図１において、符号１は水平同期信号、２は垂直同
期信号、３、４は分周回路、５は判別回路、６は判別信
号出力端子、５０はレジスタ、５１はフリップフロップ
回路を示す。
【００１４】図１において、分周回路３はカウンタ回路
で構成され水平同期信号１が入力されて１／２分周の処
理を行い判別回路５に供給する。分周回路４はカウンタ
回路で構成され垂直同期信号２が入力されて１／２分周
の処理を行い判定回路５に供給する。判定回路５は分周
回路４の出力信号の立ち上がりまたは立ち下がりのタイ
ミングで分周回路３の出力信号を取り込むレジスタ５０
と状態の変化を検出するフリップフロップ回路５１で構
成される。状態の変化があればインタレースと判別し、
変化がなければノンインタレースと判別し、出力端子６
に供給する。
で構成され水平同期信号１が入力されて１／２分周の処
理を行い判別回路５に供給する。分周回路４はカウンタ
回路で構成され垂直同期信号２が入力されて１／２分周
の処理を行い判定回路５に供給する。判定回路５は分周
回路４の出力信号の立ち上がりまたは立ち下がりのタイ
ミングで分周回路３の出力信号を取り込むレジスタ５０
と状態の変化を検出するフリップフロップ回路５１で構
成される。状態の変化があればインタレースと判別し、
変化がなければノンインタレースと判別し、出力端子６
に供給する。
【００１５】次に、図１に示す走査方式判別装置の動作
を図２のインタレースの場合の波形図を用いて説明す
る。
を図２のインタレースの場合の波形図を用いて説明す
る。
【００１６】入力端子１に供給される水平同期信号（図
２のＡ）は分周回路３に供給され１／２分周（図２の
Ｂ）されて判別回路５に供給される。入力端子２に供給
される垂直同期信号（図２のＣ）は分周回路４に供給さ
れ１／２分周（図２のＤ）されて判別回路５に供給され
る。
２のＡ）は分周回路３に供給され１／２分周（図２の
Ｂ）されて判別回路５に供給される。入力端子２に供給
される垂直同期信号（図２のＣ）は分周回路４に供給さ
れ１／２分周（図２のＤ）されて判別回路５に供給され
る。
【００１７】判定回路５は分周回路４の出力信号（図２
のＤ）の立ち上がりまたは立ち下がりタイミングで分周
回路３の出力信号（図２のＢ）の状態を保持するレジス
タ５０とレジスタの出力信号（図２のＥ）の変化を検出
するフリップフロップ回路５１で判別する。インタレー
スの場合レジスタの出力信号は変化するためフリップフ
ロップ回路５１は変化画ある信号が入力するとそのタイ
ミングで動作するため”１”レベルが出力される。
のＤ）の立ち上がりまたは立ち下がりタイミングで分周
回路３の出力信号（図２のＢ）の状態を保持するレジス
タ５０とレジスタの出力信号（図２のＥ）の変化を検出
するフリップフロップ回路５１で判別する。インタレー
スの場合レジスタの出力信号は変化するためフリップフ
ロップ回路５１は変化画ある信号が入力するとそのタイ
ミングで動作するため”１”レベルが出力される。
【００１８】次に、ノンインタレースの場合の動作を図
３を用いて説明する。図３に示すように、ノンインタレ
ースの場合、分周回路４の出力信号の立ち上がり又は立
ち下がりタイミングでは分周回路３の出力信号は同レベ
ルになるため常に一定レベルとなり変化することはな
い。
３を用いて説明する。図３に示すように、ノンインタレ
ースの場合、分周回路４の出力信号の立ち上がり又は立
ち下がりタイミングでは分周回路３の出力信号は同レベ
ルになるため常に一定レベルとなり変化することはな
い。
【００１９】従って、フリップフロップ回路５１は動作
しないため”０”レベルが出力される。
しないため”０”レベルが出力される。
【００２０】上記構成により判別出力信号が得られる。 （実施の形態２）図４は本発明の実施の形態２における
走査方式判別装置のブロック構成図を示す。図４におい
て符号３０は第１分周回路、４０は第２分周回路、６０
は一致検出回路、７０は反転回路、８０、８１はレジス
タを示す。
走査方式判別装置のブロック構成図を示す。図４におい
て符号３０は第１分周回路、４０は第２分周回路、６０
は一致検出回路、７０は反転回路、８０、８１はレジス
タを示す。
【００２１】図４において、第１分周回路３０はカウン
タ回路で構成され水平同期信号１が入力されて１／２分
周の処理を行いレジスタ８０と８１に供給する。第２分
周回路４０はカウンタ回路で構成され垂直同期信号２が
入力されて１／４分周の処理を行いレジスタ８０と反転
回路７０に供給する。反転回路７０は分周回路４０の出
力信号を反転しレジスタ８１に供給する。
タ回路で構成され水平同期信号１が入力されて１／２分
周の処理を行いレジスタ８０と８１に供給する。第２分
周回路４０はカウンタ回路で構成され垂直同期信号２が
入力されて１／４分周の処理を行いレジスタ８０と反転
回路７０に供給する。反転回路７０は分周回路４０の出
力信号を反転しレジスタ８１に供給する。
【００２２】レジスタ８０は分周回路３０の出力信号の
状態を分周回路４０の立ち上がりまたは立ち下がりで保
持し、またレジスタ４１は分周回路４０の出力信号の立
ち上がりまたは立ち下がりで保持し、各々レジスタの出
力信号を一致検出回路６０に供給する。一致検出回路は
排他的論理和回路６１で構成され、入力信号の極性が同
じであれば”０”レベルを出力し、異なれば”１”レベ
ルを出力する。
状態を分周回路４０の立ち上がりまたは立ち下がりで保
持し、またレジスタ４１は分周回路４０の出力信号の立
ち上がりまたは立ち下がりで保持し、各々レジスタの出
力信号を一致検出回路６０に供給する。一致検出回路は
排他的論理和回路６１で構成され、入力信号の極性が同
じであれば”０”レベルを出力し、異なれば”１”レベ
ルを出力する。
【００２３】以上のように構成された走査方式判別装置
の動作を図５のインタレースの場合の波形図を用いて説
明する。
の動作を図５のインタレースの場合の波形図を用いて説
明する。
【００２４】水平同期信号（図５のＡ）を第１分周回路
３０で１／２分周した信号（図５のＢ）はフレーム間に
おいては極性が反転されてレジスタ８０と８１供給され
る。一方、入力端子２に供給される垂直同期信号（図５
のＣ）は分周回路４に供給され１／４分周（図５のＤ）
されてレジスタ８０と反転回路７０に供給される。次に
レジスタ８０は垂直同期信号が１／４分周された信号の
立ち上がり又は立ち下がりのタイミングで水平同期信号
が１／２分周された信号の状態（図５のＦ，”１”レベ
ル）を保持し、その出力信号を一致検出回路６０に供給
する。
３０で１／２分周した信号（図５のＢ）はフレーム間に
おいては極性が反転されてレジスタ８０と８１供給され
る。一方、入力端子２に供給される垂直同期信号（図５
のＣ）は分周回路４に供給され１／４分周（図５のＤ）
されてレジスタ８０と反転回路７０に供給される。次に
レジスタ８０は垂直同期信号が１／４分周された信号の
立ち上がり又は立ち下がりのタイミングで水平同期信号
が１／２分周された信号の状態（図５のＦ，”１”レベ
ル）を保持し、その出力信号を一致検出回路６０に供給
する。
【００２５】レジスタ８１は反転回路７０の出力信号、
すなわち１フレーム間タイミングがずれた信号として１
／２分周された信号の状態（図５のＧ，”０”レベル）
を保持し、その出力信号を一致検出回路６０の一方に供
給する。
すなわち１フレーム間タイミングがずれた信号として１
／２分周された信号の状態（図５のＧ，”０”レベル）
を保持し、その出力信号を一致検出回路６０の一方に供
給する。
【００２６】一致検出回路６０に供給されるレジスタの
出力信号はインタレースの場合、１フレーム間では極性
が異なるため”１”レベルを出力する。
出力信号はインタレースの場合、１フレーム間では極性
が異なるため”１”レベルを出力する。
【００２７】一方、ノンインタレースの場合、水平同期
信号を分周回路で１／２分周するとフレーム間では偶数
なる。そのため必ずフレーム間では極性が同じになって
レジスタ８０と８１に供給される。従って一致検出回路
６０には極性が同じ信号が入力されるため”０”レベル
が出力される。上記構成により方式判別信号が得られ
る。
信号を分周回路で１／２分周するとフレーム間では偶数
なる。そのため必ずフレーム間では極性が同じになって
レジスタ８０と８１に供給される。従って一致検出回路
６０には極性が同じ信号が入力されるため”０”レベル
が出力される。上記構成により方式判別信号が得られ
る。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
水平同期信号のデューティ比が異なる場合にも、分周さ
れた信号から判別を行うため正確な走査方式を判別する
ことができる。さらに周波数が異なる方式の同期信号が
入力されても、時間方向の限定がされないためマルチス
キャンにおいても正確な走査方式判別信号を出力する走
査方式判別装置が提供できる。
水平同期信号のデューティ比が異なる場合にも、分周さ
れた信号から判別を行うため正確な走査方式を判別する
ことができる。さらに周波数が異なる方式の同期信号が
入力されても、時間方向の限定がされないためマルチス
キャンにおいても正確な走査方式判別信号を出力する走
査方式判別装置が提供できる。
【図１】本発明の実施の形態１における走査方式判別装
置のブロック構成図
置のブロック構成図
【図２】図１のインタレースの場合における動作説明の
波形図
波形図
【図３】図１のノンインタレースの場合における動作説
明の波形図
明の波形図
【図４】本発明の実施の形態２における走査方式判別装
置のブロック構成図
置のブロック構成図
【図５】図２のインタレースの場合における動作説明の
波形図
波形図
【図６】図２のノンインタレースの場合における動作説
明の波形図
明の波形図
【図７】従来の走査方式判別装置のブロック構成図
【図８】図７のインタレースの場合における動作説明の
波形図
波形図
【図９】図７のノンインタレースの場合における動作説
明の波形図
明の波形図
【図１０】図７の課題を説明する波形図
１ 水平同期信号 ２ 垂直同期信号 ３，４ 分周回路 ５ 判別回路 ６ 判別信号出力端子 ３０ 第１分周回路 ４０ 第２分周回路 ５０，８０，８１ レジスタ ５１ フリップフロップ回路 ６０ 一致検出回路 ７０ 反転回路
Claims (5)
- 【請求項１】 映像信号の水平同期信号と垂直同期信号
を入力して各々が１／２分周される分周回路と、前記各
々の分周回路の出力信号から走査方式を判別する判別回
路とを備えたことを特徴とする走査方式判別装置。 - 【請求項２】 判別回路はインタレースとノンインタレ
ースを判別することを特徴とする請求項１記載の走査方
式判別装置。 - 【請求項３】 判別回路は垂直同期信号を１／２分周さ
れた信号で水平同期信号が１／２分周された信号を保持
するレジスタと前記レジスタの出力信号の変化を検出す
るフリップフロップ回路とを備え、変化を検出するとイ
ンタレース、変化がなければノンインタレースと判別す
ることを特徴とする請求項１記載の走査方式判別装置。 - 【請求項４】 映像信号の水平同期信号と垂直同期信号
を入力して水平同期信号を１／２分周する第１分周回路
と、垂直同期信号を１／４分周する第２分周回路と、前
記第２分周回路の出力信号の立ち上がり期間に前記第１
分周回路の出力信号の状態を保持する第１フリップフロ
ップ回路と、前記第２分周回路の出力信号の立ち下がり
期間に前記第１分周回路の出力信号の状態を保持する第
２フリップフロップ回路と、前記第１と第２のフリップ
フロップ回路の出力信号のレベルを比較する比較回路と
を備え、インタレースかノンインタレースかを判定する
走査方式判定装置。 - 【請求項５】 比較回路は一致検出と不一致を検出する
ことを特徴とする請求項４記載の走査方式判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26167697A JP3525697B2 (ja) | 1997-09-26 | 1997-09-26 | 走査方式判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26167697A JP3525697B2 (ja) | 1997-09-26 | 1997-09-26 | 走査方式判別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11103476A true JPH11103476A (ja) | 1999-04-13 |
| JP3525697B2 JP3525697B2 (ja) | 2004-05-10 |
Family
ID=17365195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26167697A Expired - Fee Related JP3525697B2 (ja) | 1997-09-26 | 1997-09-26 | 走査方式判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3525697B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107666302A (zh) * | 2016-07-27 | 2018-02-06 | 株式会社索思未来 | 分频修正电路、接收电路以及集成电路 |
-
1997
- 1997-09-26 JP JP26167697A patent/JP3525697B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107666302A (zh) * | 2016-07-27 | 2018-02-06 | 株式会社索思未来 | 分频修正电路、接收电路以及集成电路 |
| CN107666302B (zh) * | 2016-07-27 | 2021-06-15 | 株式会社索思未来 | 分频修正电路、接收电路以及集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3525697B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020039097A1 (en) | Image reproducing apparatus, projector, image reproducing system, and information storing medium | |
| EP0455957B1 (en) | Odd/even field detector for video signals | |
| US6160589A (en) | Video frame detector readily adaptable to video signal formats without manual programming and method for same | |
| GB2224616A (en) | Multi-standard digital colour field detector | |
| JPH11103476A (ja) | 走査方式判別装置 | |
| US5473387A (en) | Field decision circuit | |
| JPH0720824A (ja) | 液晶表示装置 | |
| JPH11184422A (ja) | 同期信号処理回路および方法、表示装置、記憶媒体 | |
| JP2932967B2 (ja) | 映像信号の方式自動判別方法とその装置 | |
| JP3871901B2 (ja) | 映像表示装置 | |
| JP2003005731A (ja) | 映像信号判別装置 | |
| JP2692112B2 (ja) | 映像信号の判別回路 | |
| JPH1188720A (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| JP2721691B2 (ja) | 水平期間識別装置 | |
| JPH065897B2 (ja) | 映像機器のフイ−ルド識別回路 | |
| JP3054498B2 (ja) | 画像表示装置及び入力信号判別回路 | |
| KR100311367B1 (ko) | 티브이시스템의라인선택및필드검출장치 | |
| JP3420072B2 (ja) | 同期信号極性判別回路 | |
| JPH05191670A (ja) | フィールド・インデックス回路 | |
| JPS63227278A (ja) | 垂直同期判定回路 | |
| JPS594046B2 (ja) | ライトペンの視野位置検出装置 | |
| JPH07336555A (ja) | 同期信号判別装置 | |
| JPH0514831A (ja) | フイールド周波数判別回路 | |
| JPS62245870A (ja) | フイ−ルド判別方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20031126 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20031202 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20031222 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040127 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
| LAPS | Cancellation because of no payment of annual fees |