JP3935274B2 - クロック切替回路 - Google Patents

クロック切替回路 Download PDF

Info

Publication number
JP3935274B2
JP3935274B2 JP26504698A JP26504698A JP3935274B2 JP 3935274 B2 JP3935274 B2 JP 3935274B2 JP 26504698 A JP26504698 A JP 26504698A JP 26504698 A JP26504698 A JP 26504698A JP 3935274 B2 JP3935274 B2 JP 3935274B2
Authority
JP
Japan
Prior art keywords
clock signal
signal
master clock
switching circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26504698A
Other languages
English (en)
Other versions
JP2000099188A (ja
Inventor
省吾 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26504698A priority Critical patent/JP3935274B2/ja
Priority to US09/281,231 priority patent/US6118312A/en
Publication of JP2000099188A publication Critical patent/JP2000099188A/ja
Application granted granted Critical
Publication of JP3935274B2 publication Critical patent/JP3935274B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006Changing the frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、回路動作の基本信号となるクロック信号を生成する回路に関し、特に、クロック信号を、設定可能な複数の周波数の中の所望の周波数を有するクロック信号に切り替える回路に関する。
情報処理装置内の回路で消費される電力を抑える方法の一つとして、回路の動作速度を遅くする方法がある。回路の動作速度を遅くするには、回路を動作させるクロック信号の周波数を遅くすることで実現でき、クロック信号を所望の周波数を有するクロック信号に切り替える種々の回路が知られている。
【0002】
【従来技術】
図6に第1の従来のクロック切替回路を示す。
図6において、51はクロック生成回路、52は設定レジスタ、53はセレクタである。
クロック生成回路51は、複数の周波数のクロック信号を生成し、各周波数のクロック信号をセレクタ53に出力する。設定レジスタは52はnビットのデータが格納されるレジスタであり、目標とするクロック周波数に対応する値が格納される。セレクタ53は、クロック生成回路51が生成した複数の周波数のクロック信号の中から、設定レジスタに格納された値に対応する周波数のクロック信号を選択する。
【0003】
ここで、クロック生成回路51は、4種類の周波数のクロック信号CLK0〜CLK3を生成し、設定レジスタ52は、4種類のクロック信号を設定可能にすべく、2ビットの値を格納するものとする。
図7は、第1の従来のクロック切替回路における動作タイムチャートである。図7を用いて、クロック信号をCLK1からCLK2、CLK2からCLK1に切り替える動作を説明する。
【0004】
設定レジスタ52の値がCLK1に対応する「01」が格納されている間、セレクタ53はCLK1を選択的に出力する。
クロック信号の切替は、ユーザーの要求、或いはCPUの判断によって発生する。クロック信号をCLK1からCLK2に切り替える指示が発生すると、設定レジスタ52の値がCLK1を示す「00」からCLK2を示す「01」に変更される。レジスタ53は、設定レジスタ52に格納される値が変化したことに応答して、CLK2を選択的に出力する。
【0005】
また、CLK2からCLK1に戻す指示が発生すると、設定レジスタ52の値は「01」から「00」に戻り、セレクタ53は、設定レジスタ52に格納される値の変化に応答して、CLK1を選択的に出力する。
図6に示される第1の従来のクロック切替回路では、設定レジスタ52の値が変化した瞬間にクロック信号が切り替わる構成である。従って、設定値の変化のタイミングによっては、セレクタ53の出力にハザードが発生し、セレクタ53から出力されるクロック信号を受けて動作する回路が誤動作するという問題が生じる。例えば、選択したいクロック信号のパルスが立ち下がる直前に、そのクロック信号を指定する値が設定レジスタ52に設定されると、わずかな時間幅を持つパルス(ハザード)がセレクタ53から出力される。
【0006】
また、設定可能な周波数の種類を増やすとクロック生成回路51が大規模化し、多数のクロック信号の中から所定の1つを選択するセレクタも複雑化且つ大規模化するという問題が生じる。
上記問題を解決するため、一定の周波数を持つマスタクロック信号のパルスを設定された時間が経過する毎に抽出することにより、希望の周波数を持つクロック信号を生成するクロック切替回路が存在する。図8に、第2の従来におけるクロック切替回路を示す。
【0007】
図8において、61はマスタクロック発生回路、62はカウンタ、63は設定レジスタ、64はアンド回路である。
ここで、クロック発生回路61は或る周波数を持つマスタクロック信号を出力し、カウンタ62はマスタクロック発生回路61が発生するパルスを計数する。設定レジスタ63には、希望の周波数に対応する数値が格納され、カウンタ62は設定レジスタ63に設定された値だけマスタクロック信号のパルスを計数するとキャリー信号を出力する。アンド回路64は、クロック発生回路61のクロックパルスとカウンタ62のキャリー信号の論理積をとる。
【0008】
よって、図9のクロック切替回路は、マスタクロック発生回路61が出力するパルスを、設定レジスタ63に格納された値に応じた時間間隔で抽出する(通過させる)ことにより、所定の周波数のクロック信号を生成する。
図9のクロック切替回路によると、マスタクロック発生回路は、或る1つの周波数のパルスを発生すればよいため、回路の小型化が実現できる。また、クロック信号が切り替わるタイミングは、設定レジスタへの値の格納のタイミングに依存せず、マスタクロック信号に同期する。
【0009】
【発明が解決しようとする課題】
しかし、カウンタ62が出力するキャリー信号の立上がり及び立下がりは、図10に示すようにマスタクロック信号のパルスの立ち上がりよりも僅かな時間だけ遅れる。その結果、抽出されるパルスの幅が若干短くなるほか、間引かれるはずのパルスとキャリー信号とが僅かな時間だけ重なってしまい、微小時間だけ出力される。従って、図9に示されるクロック切替回路を用いても、依然としてハザードの発生の問題が残った。
【0010】
本発明では、上記問題点を解決すべく、回路の大規模化を招くことなく、より多くの周波数の設定が可能となるクロック生成回路を提供するとともに、クロック信号の切り替えを最適なタイミングで実行し、クロック信号にハザードを発生させないクロック切替回路を提供することを目的とする。
【0011】
【課題を解決する手段】
本発明の請求項1のクロック切替回路は、クロック信号の目標周期に対応する値を設定する設定手段と、マスタクロック信号のパルスを、前記設定手段の設定値に達するまで繰り返して計数する計数手段と、計数手段の計数値が設定手段の設定値に達する毎に、マスタクロック信号のパルスを通過させる抽出手段と、前記抽出手段のマスタクロック信号を通過させる信号を、前記計数手段における計数値が前記設定手段の設定値に達してから所定時間だけ遅延させる遅延手段とを備える。
【0012】
請求項1の発明によると、設定手段の設定値に応じて、マスタクロック信号を複数の周期の何れか1つの周期のクロック信号に切り替えるため、複数の周波数のクロック信号を同時に生成する回路も、複数のクロック信号から所望の1つを選択する回路も不要となる。また、計数手段における計数値が設定手段に設定された値だけ計数してから所定時間後にマスタクロック信号を通過させるため、マスタクロックを通過させるタイミングが、計数手段における設定値の計数の完了からずらされ調整される。設定手段への値の設定のタイミングによらず、マスタクロック信号に同期したタイミングでクロック信号が切り替わるため、クロック信号の出力期間中に設定値が変更してもハザードは発生しない。更に、クロックパルスは、計数手段が設定手段における設定値だけ計数する毎に発生するため、間引かれるはずのマスタクロック信号のパルスが出力されることはなく、ハザードの発生が完全に抑えられる。
【0013】
請求項2の発明では計数手段が設定手段における設定値だけ計数する毎に所定時間幅のキャリー信号を出力し、遅延手段によってキャリー信号が遅延される。これによりキャリー信号の位相がずらされマスタクロック信号の位相と調整される。
【0014】
請求項の発明では、遅延されたキャリー信号の出力期間中に発生するマスタクロックパルスを通過させる。
請求項の発明によると、遅延されたキャリー信号の位相がマスタクロック信号とずれているため、キャリー信号とマスタクロック信号のパルスとの微妙なタイミングのずれが吸収され、通過したパルスの幅をマスタクロック信号のパルス幅に一致させることができる。
【0015】
請求項の発明では、抽出手段は、計数手段のキャリー出力をマスタクロック信号のパルスの幅以上遅延する。
請求項の発明によると、1回のキャリー信号と重なるマスタクロック信号のパルスを1つだけとすることができるため、微小期間だけキャリー信号と重なるマスタクロック信号のパルスがなくなり、ハザードの発生が防止できる。
【0016】
請求項の発明では、クロック信号の目標周期に対応する値を設定する手段であるレジスタは、マスタクロックの間引く数に相当する値を保持する。計数手段すなわちカウンタは、マスタクロック信号のパルスの一方のエッジでパルスを計数し、前記レジスタに設定された値に達するとキャリー信号を出力し、もとに戻って計数することを繰り返す。遅延手段すなわちD型フリップフロップは、マスタクロック信号のパルスの他方のエッジでキャリー出力をラッチする。これにより、キャリー出力をマスタクロック信号のパルス幅以上遅延することができ、上述したように、ハザードの発生が防止される。
抽出手段は、フリップフロップの出力とマスタクロック信号の論理積をとるアンド回路である。これによりマスタクロック信号の整数倍の周期を持ち、マスタクロック信号のパルスと同じ幅を持つクロック信号が出力される。
【0018】
【発明の実施の形態】
図1に、本発明のクロック切替回路の概念図を示す。
図1において、2は計数手段、3は抽出手段、4は設定手段である。
計数手段2は、一定の幅および一定の周期のマスタクロック信号(MCLK)のパルスを計数する。設定手段4は、所望の周波数のクロック信号に対応する値を設定し、計数手段2は、設定手段4が設定した値だけMCLKのパルスを計数するとMCLKの周期と同じ幅のキャリー信号を出力する。抽出手段3は、MCLKを入力し、計数手段4がキャリー信号を出力する毎にMCLKのパルスを出力する。
【0019】
図2に本発明の実施の形態におけるクロック切替回路を示す。
図2に示されるように、マスタクロック信号は、マスタクロック生成回路1から出力され、設定手段4はnビットのレジスタ41からなり、計数回手段はnビットのカウンタ21からなる。レジスタ41に格納された第n(n=0,1,・・・k)ビット目のデータは、カウンタ21の対応するデータ入力端子DTnに反転されてロードされる。ロードされるタイミングは、ロード端子LDへの入力がアクティブの状態、即ち、キャリー端子RCからの出力がアクティブの状態にあるときに、MCLKがアクティブになるときである。
【0020】
カウンタ21は、MCLKがアクティブとなるタイミングでカウントアップし、カウンタの出力が全て論理「1」になるキャリー端子RCからの出力がアクティブとなる。カウンタ21にはレジスタ41に格納されたデータを反転した値がロードされるため、カウンタ21がレジスタ41に格納された値だけMCLKをカウントする毎に、キャリー端子RCの状態がアクティブとなる。キャリー端子RCがアクティブの状態でMCLKがアクティブになると、上述のように、レジスタ41に格納されたデータが再びカウンタ21にロードされる。
【0021】
抽出手段3は、カウンタ21が出力するキャリー信号をラッチするフリップフロップ(FF)31と、このFF31の出力およびMCLKの論理積をとるアンド回路32を含んでなる。
FF31は、キャリー信号をMCLKの立ち下がりのタイミングでラッチする。即ち、FF31からは、MCLKの幅だけ遅延されたキャリー信号が出力端子Qから出力される。
【0022】
アンド回路32においては、FF31の出力端子Qからの信号とMCLKとの論理積がとられ、FF31の出力端子Qからアクティブな信号が出力されている期間に限ってアンド回路32に入力されるMCLKがクロック信号として出力される。
以上に述べたクロック切替回路の動作を要約すると、レジスタ41に格納された値だけパルスが間引かれたMCLKがアンド回路32から出力される。
【0023】
図3ないし図5は、図2に示されたクロック切替回路におけるタイムチャートである。図2に示されるレジスタ41は4ビットのデータを格納し、カウンタ21を4ビットのデータを計数するものとし、レジスタ41に格納される値が16進数で「0」,「1」および「2」のときのクロック切替回路の動作を以下に説明する。
【0024】
図3は、レジスタ41に格納されるデータが「0」であるときのタイムチャートである。
まず、時刻t0でカウンタ21およびFF31にリセットがかかり、カウンタ21の出力ビットの全てがアクティブな状態、即ち、カウンタ21の出力は「F」となり、キャリー端子RCはアクティブな信号を出力する。また、FF31の出力端子Qもアクティブな信号を出力する。
【0025】
そして、時刻t1において、MCLKがアクティブとなる。このとき、キャリー端子RCはアクティブであるからロード端子LDもアクティブであり、レジスタ41に格納された値「0」の反転値である「F」がカウンタ21にロードされる。その結果、カウンタ21の出力は「F」を維持し、キャリー端子RCもアクティブの状態を維持する。
【0026】
時刻t2になると、MCLKがネガティブとなり、FF31はキャリー端子RCから出力される信号をラッチするが、時刻t2において、キャリー端子RCはアクティブの状態であるので、FF31の出力端子Qもアクティブの状態が維持される。
以降も、MCLKがアクティブとなる毎に、レジスタ41に格納された値「0」の反転値「F」がカウンタ21にロードされるため、カウンタ21のキャリー端子RCはアクティブな状態を維持し続ける。従って、FF31の出力端子Qもアクティブな状態を維持し続け、アンド回路32の一方の入力は常にアクティブとなる。よって、アンド回路32に入力されるMCLKは間引かれることがなく、クロック切替回路は、MCLKをクロック信号としてアンド回路32から出力する。
【0027】
図4は、レジスタ41に格納されるデータが「1」であるときのタイムチャートである。
まず、時刻t0でカウンタ21およびFF31にリセットがかかり、カウンタ21の出力ビットの全てがアクティブな状態、即ち、カウンタ21の出力は「F」となり、キャリー端子RCはアクティブな信号を出力する。また、FF31の出力端子Qもアクティブな信号を出力する。
【0028】
そして、時刻t1においてMCLKがアクティブとなる。このとき、キャリー端子RCはアクティブであるからロード端子LDもアクティブであり、レジスタ41に格納された値「1」の反転値「E」がカウンタ21にロードされる。従って、カウンタ21の出力は「E」となり、キャリー端子RCはネガティブな状態へと反転する。
【0029】
時刻t2において、MCLKがネガティブとなり、FF31はキャリー端子RCから出力される信号をラッチするが、時刻t2において、キャリー端子RCはネガティブな状態であるため、FF31の出力端子Qもネガティブな状態へと変化する。
時刻t3でMCLKがアクティブとなり、カウンタ21はカウントアップアップ動作を行う。その結果、出力が「E」から「F」へと変化し、キャリー端子RCはアクティブな状態へと変化する。
【0030】
時刻t4において、MCLKはネガティブとなり、FF31はキャリー端子RCから出力される信号をラッチするが、時刻t4において、キャリー端子RCはアクティブな状態であるため、FF31の出力端子Qもアクティブな状態へと変化する。
時刻t5において、MCLKがアクティブとなる。このとき、キャリー端子RCはアクティブであるからロード端子LDもアクティブであり、レジスタ41に格納された値「1」の反転値「E」がカウンタ21にロードされる。従って、カウンタ21の出力は「E」となり、キャリー端子RCはネガティブな状態へと反転する。
【0031】
時刻t6において、MCLKがネガティブとなり、FF31はキャリー端子RCから出力される信号をラッチするが、時刻t6において、キャリー端子RCはネガティブな状態であるため、FF31の出力端子Qもネガティブな状態へと変化する。
以上のように、レジスタ41に「1」が設定されると、キャリー端子RCはMCLKの周期の2倍の周期でアクティブとなり、これに伴い、FF31の出力端子QもMCLKの周期の2倍の周期でアクティブとなる。従って、アンド回路32は、クロック信号としてMCLKのパルスを1個おきに出力する。
【0032】
図5は、レジスタ41に格納されるデータが「2」であるときのタイムチャートである。
まず、時刻t0でカウンタ21およびFF31にリセットがかかり、カウンタ21の出力ビットの全てがアクティブな状態、即ち、カウンタ21の出力は「F」となり、キャリー端子RCはアクティブな信号を出力する。また、FF31の出力端子Qもアクティブな信号を出力する。
【0033】
そして、時刻t1においてMCLKがアクティブとなる。このとき、キャリー端子RCはアクティブであるからロード端子LDもアクティブであり、レジスタ41に格納された値「2」の反転値「D」がカウンタ21にロードされる。従って、カウンタ21の出力は「D」となり、キャリー端子RCはネガティブな状態へと反転する。
【0034】
時刻t2において、MCLKがネガティブとなり、FF31はキャリー端子RCから出力される信号をラッチするが、時刻t2においては、キャリー端子RCはネガティブな状態であるため、FF31の出力端子Qもネガティブな状態へと変化する。
時刻t3でMCLKがアクティブとなり、カウンタ21はカウントアップアップ動作を行う。その結果、出力が「D」から「E」へと変化するが、キャリー端子RCはネガティブな状態を維持する。
【0035】
時刻t4において、MCLKはネガティブとなり、FF31はキャリー端子RCから出力される信号をラッチするが、時刻t4において、キャリー端子RCはネガティブな状態であるため、FF31の出力端子Qもネガティブの状態を維持する。
時刻t5において、MCLKがアクティブとなる。カウンタ21はカウントアップアップ動作を行う。その結果、出力が「E」から「F」へと変化し、キャリー端子RCはアクティブな状態に変化する。
【0036】
時刻t6において、MCLKはネガティブとなり、FF31はキャリー端子RCから出力される信号をラッチするが、時刻t6において、キャリー端子RCはアクティブな状態であるため、FF31の出力端子Qもアクティブな状態へと変化する。
時刻t7において、MCLKがアクティブとなる。このとき、キャリー端子RCはアクティブであるからロード端子LDもアクティブであり、レジスタ41に格納された値「2」の反転値「D」がカウンタ21にロードされる。従って、カウンタ21の出力は「D」となり、キャリー端子RCはネガティブな状態へと反転する。
【0037】
時刻t8において、MCLKがネガティブとなり、FF31はキャリー端子RCから出力される信号をラッチするが、時刻t8において、キャリー端子RCはネガティブな状態であるため、FF31の出力端子Qもネガティブな状態へと変化する。
以上のように、レジスタ41に「2」が設定されると、キャリー端子RCはMCLKの周期の3倍の周期でアクティブとなり、これに伴い、FF31の出力端子QもMCLKの周期の3倍の周期でアクティブとなる。従って、アンド回路32は、クロック信号としてMCLKのパルスを2個おきに出力する。
【0038】
なお、上述の実施の形態においては、カウンタ21はカウントアップ方式をとり、レジスタ41に格納された値だけMCLKのパルスを計数するとカウント値が「F」となったが、カウンタ21をカウントダウン方式を採用してもよい。カウントダウン方式を採用すると、カウンタ21はレジスタに格納された値を減数し、カウント値が「0」になるとキャリー信号を出力する。
【0039】
【発明の効果】
本発明によると、マスタクロック信号のパルスを所定の時間おきに通過させることにより、任意の周波数のクロック信号を得るため、複数のクロック信号を同時に生成する回路やクロック信号を選択する回路が不要となり回路規模縮小される。また、パルスを通過させるタイミングが、マスタクロック信号のパルスの立ち下がり直前或いは立ち上がり直後と重ならないように設定されるため、ハザードが生じることが無い。従って、装置の正常な動作が保証され、信頼性が向上するという効果を奏する。
【図面の簡単な説明】
【図1】 本発明におけるクロック切替回路の概念図である。
【図2】本発明のクロック切替回路の詳細図である。
【図3】本発明の第1の実施の形態におけるタイムチャートである。
【図4】本発明の第2の実施の形態におけるタイムチャートである。
【図5】本発明の第3の実施の形態におけるタイムチャートである。
【図6】本発明の第1の従来におけるクロック切替回路を示す図である。
【図7】本発明の第1の従来におけるクロック切替回路のタイムチャートある。
【図8】本発明の第2の従来におけるクロック切替回路を示す図である。
【図9】 本発明の第2の従来におけるクロック切替回路のタイムチャートである。
【符号の説明】
1 マスタクロック生成回路
2 計数手段
3 抽出手段
4 設定手段
21 カウンタ
31 フリップフロップ
32 アンド回路
41 レジスタ

Claims (5)

  1. マスタクロック信号を該マスタクロック信号の整数倍の周期を有するクロック信号に切り替えるクロック切替回路において、
    クロック信号の目標周期に対応する値を設定する設定手段と、
    マスタクロック信号のパルスを、前記設定手段の設定値に達するまで繰り返して計数する計数手段と、
    前記計数手段における計数値が前記設定手段の設定値に達する毎に、マスタクロック信号のパルスを通過させる抽出手段と、
    前記抽出手段のマスタクロック信号を通過させる信号を、前記計数手段における計数値が前記設定手段の設定値に達してから所定時間だけ遅延させる遅延手段と
    を有することを特徴とするクロック切替回路。
  2. 前記計数手段は、前記設定手段における設定値だけ計数するとキャリー信号を出力し、
    前記遅延手段は、前記キャリー信号を所定時間だけ遅延させてマスタクロック信号を通過させる信号をつくる
    ことを特徴とする請求項に記載のクロック切替回路。
  3. 前記抽出手段は、前記遅延手段において遅延されたキャリー信号の出力期間中に発生するマスタクロック信号のパルスを通過させる
    ことを特徴とする請求項に記載のクロック切替回路。
  4. 前記遅延手段は、前記計数手段のキャリー信号出力をマスタクロックのパルスの幅以上遅延させることを特徴とする請求項に記載のクロック切替回路。
  5. マスタクロック信号から、その整数倍の周期を有するクロック信号を得るクロック切替回路であって、
    クロック信号の目標周期に対応する値を設定するレジスタと、
    マスタクロック信号のパルスを該パルスの一方のエッジで計数し、前記レジスタに設定された値に達するとキャリー信号を出力し、もとに戻って計数することを繰り返すカウンタと、
    マスタクロック信号のパルスの他方のエッジで前記キャリー信号をラッチするD型フリップフロップと、前記D型フリップフロップの出力とマスタクロック信号とを入力とするアンド回路とを有する、
    ことを特徴とするクロック切替回路。
JP26504698A 1998-09-18 1998-09-18 クロック切替回路 Expired - Fee Related JP3935274B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26504698A JP3935274B2 (ja) 1998-09-18 1998-09-18 クロック切替回路
US09/281,231 US6118312A (en) 1998-09-18 1999-03-30 Clock switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26504698A JP3935274B2 (ja) 1998-09-18 1998-09-18 クロック切替回路

Publications (2)

Publication Number Publication Date
JP2000099188A JP2000099188A (ja) 2000-04-07
JP3935274B2 true JP3935274B2 (ja) 2007-06-20

Family

ID=17411839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26504698A Expired - Fee Related JP3935274B2 (ja) 1998-09-18 1998-09-18 クロック切替回路

Country Status (2)

Country Link
US (1) US6118312A (ja)
JP (1) JP3935274B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4691791B2 (ja) * 2001-02-01 2011-06-01 ソニー株式会社 データ処理システム
JP2004213571A (ja) * 2003-01-08 2004-07-29 Sony Corp クロック制御装置、マイクロプロセッサ、電子機器及びクロック制御方法、並びにクロック制御プログラム
US20060195714A1 (en) * 2003-12-26 2006-08-31 Sony Corporation Clock control device, microprocessor, electronic device, clock control method, and clock control program
US20050249025A1 (en) * 2004-04-27 2005-11-10 Via Technologies, Inc. Method and System For A Variable Frequency SDRAM Controller
JP2012141730A (ja) * 2010-12-28 2012-07-26 Brother Ind Ltd 動作クロック生成装置及び処理装置
JP5966438B2 (ja) * 2012-02-29 2016-08-10 富士通株式会社 伝送装置及び伝送方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623846A (en) * 1985-02-14 1986-11-18 Motorola, Inc. Constant duty cycle, frequency programmable clock generator
US4891825A (en) * 1988-02-09 1990-01-02 Motorola, Inc. Fully synchronized programmable counter with a near 50% duty cycle output signal
JP2543290B2 (ja) * 1992-06-26 1996-10-16 松下電器産業株式会社 分周器
US6049236A (en) * 1997-11-17 2000-04-11 Lucent Technologies Inc. Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies

Also Published As

Publication number Publication date
JP2000099188A (ja) 2000-04-07
US6118312A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
US4740891A (en) Asynchronous state machine
US7889581B2 (en) Digital DLL circuit
US5789953A (en) Clock signal generator providing non-integer frequency multiplication
US7157953B1 (en) Circuit for and method of employing a clock signal
JP3935274B2 (ja) クロック切替回路
US5744992A (en) Digital phase shifter
JP2002271189A (ja) カウンタ回路及びカウンティング方法
JPH1117531A (ja) デジタル遅延回路及びデジタルpll回路
US20090190631A1 (en) Method for generating a spread spectrum clock and apparatus thereof
JP2005236549A (ja) クロック信号切替回路
US20030202628A1 (en) Counter circuit and reset therefor
US5944835A (en) Method and programmable device for generating variable width pulses
US6075398A (en) Tunable digital oscillator circuit and method for producing clock signals of different frequencies
KR100305027B1 (ko) 지연장치
JP3219141B2 (ja) クロック切替回路
RU207517U1 (ru) Устройство задержанного пуска
JP2006525750A (ja) 波形グリッチ防止方法
JPS62261084A (ja) タイミング信号発生装置
JP2655509B2 (ja) シリアル/パラレル変換回路
JP3969939B2 (ja) タイミングパルス生成回路
JP2545010B2 (ja) ゲ―ト装置
KR0152224B1 (ko) 가변이 가능한 대기 상태 생성 장치
KR100278271B1 (ko) 클럭주파수분주장치
JP2679471B2 (ja) クロック切替回路
JP2004029947A (ja) クロック生成装置及びオーディオデータ処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030902

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees