JP2004029947A - クロック生成装置及びオーディオデータ処理装置 - Google Patents
クロック生成装置及びオーディオデータ処理装置 Download PDFInfo
- Publication number
- JP2004029947A JP2004029947A JP2002181743A JP2002181743A JP2004029947A JP 2004029947 A JP2004029947 A JP 2004029947A JP 2002181743 A JP2002181743 A JP 2002181743A JP 2002181743 A JP2002181743 A JP 2002181743A JP 2004029947 A JP2004029947 A JP 2004029947A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock generation
- circuit
- generation circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00234—Layout of the delay element using circuits having two logic levels
- H03K2005/00247—Layout of the delay element using circuits having two logic levels using counters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】外部からハードウェアリセットやソフトウェアリセットを入力することなく、タイミングの変化に追従したワードクロックを生成するクロック生成装置を提供することを目的とする。
【解決手段】クロック生成装置は、外部から供給されるタイミング信号に応答して所定の状態が解除されるとマスタークロックに同期して状態推移することによりクロックを出力する第１のクロック生成回路と、タイミング信号に応答してリセット状態が解除されるとマスタークロックをカウントするカウンタと、カウントが第１の所定の値になるとカウンタをリセットすると共に第１のクロック生成回路を所定の状態に設定するリセット回路を含む。
【選択図】 図３
【解決手段】クロック生成装置は、外部から供給されるタイミング信号に応答して所定の状態が解除されるとマスタークロックに同期して状態推移することによりクロックを出力する第１のクロック生成回路と、タイミング信号に応答してリセット状態が解除されるとマスタークロックをカウントするカウンタと、カウントが第１の所定の値になるとカウンタをリセットすると共に第１のクロック生成回路を所定の状態に設定するリセット回路を含む。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、一般にクロック信号生成装置に関し、詳しくはオーディオデータのシリアル伝送用のクロック信号を生成するクロック信号生成装置に関する。
【従来の技術】
オーディオデータをシリアル転送する方式として、データを１ビットずつ送出するためのビットクロックとオーディオデータの左右チャネルを切替えるためのワードクロックとの２種類のクロックを用いる方式がある。このようなオーディオクロックを生成するための方法として、外部からのマスタークロックを基にして、分周器やカウンタ回路を用いて各クロック信号を生成する方法等がある。
【０００２】
図１は、従来のオーディオクロック生成装置の構成の一例を示す図である。図１においては、分周器を用いてビットクロックを生成し、生成されたクロックをもとにカウンタを動作させ、カウンタ値の上位ビットをワードクロックとして生成する。
【０００３】
図１のオーディオクロック生成装置１０は、分周器１１、カウンタ１２、Ｄフリップフロップ１３、セレクタ１４、Ｄフリップフロップ１５、及びインバータ１６を含む。分周器１１は、外部から入力されるオーディオマスタークロック信号ＫＦＳを分周することでビットクロックＢＣＫＯを生成する。カウンタ１２は、ビットクロックＢＣＫＯを受け取り、その立ち上がりに応答してカウント動作を実行する。セレクタ１４は、所定値に設定されるカウンタ初期値とカウンタ１２の現在のカウント値との何れか１つを選択し、カウンタ１２に供給する。カウンタ１２は、セレクタ１４から供給されるカウント値を複数のフリップフロップでラッチしてから＋１して出力し、この＋１した出力を次のタイミングでセレクタ１４を介してラッチすることでカウントアップ動作を実行する。セレクタ１４は、初期状態においてカウンタの初期値を選択しており、入力ワードクロックＬＲＣＫＩが立ち上がるとカウンタ１２のカウント値を選択するようになる。カウンタ１２のカウント値の上位ビットを、ビットクロックＢＣＫＯの立ち下がりに同期してＤフリップフロップ１５でラッチし、ワードクロックＬＲＣＫＯとして出力する。
【０００４】
これにより、図２に示されるようなビットクロックＢＣＫＯとワードクロックＬＲＣＫＯとを生成する。ここでカウンタの初期値は、Ｄフリップフロップ１５によってラッチされるカウント値の上位ビットが、入力ワードクロックＬＲＣＫＩが立ち上がって＋１されると１となるように設定されている。従って、入力ワードクロックＬＲＣＫＩが立ち上がるとその直後にワードクロックＬＲＣＫＯが立ち上がる。
【０００５】
カウンタ１２は巡回してカウントを続け、ワードクロックＬＲＣＫＯのＨＩＧＨの期間とＬＯＷの期間とが所定の長さで交互に繰り返される。即ち図１の従来技術の構成では、最初に入力ワードクロックＬＲＣＫＩが立ち上がる時にのみワードクロックＬＲＣＫＯを同期させ、その後は分周器１１が生成するビットクロックにより決まる固定のタイミングで、ワードクロックＬＲＣＫＯのＨＩＧＨの期間とＬＯＷの期間との切り替わりが決まってくる。従って、その後のワードクロックＬＲＣＫＯのタイミングは、入力ワードクロックＬＲＣＫＩが変化してもそのタイミングとは無関係となる。
【発明が解決しようとする課題】
上記のような従来の構成では、入力ワードクロックＬＲＣＫＩの立ち上がりにずれが生じた場合、入力ワードクロックＬＲＣＫＩとワードクロックＬＲＣＫＯの間に位相のずれが起きてしまう。これを解決する方法として、従来は外部からのハードウェアリセット又はソフトウェアによるリセットによりカウンタを初期化させ、再同期を確立してクロック生成を行わせることで位相のずれを補正していた。しかしこの場合、入力ワードクロックＬＲＣＫＩのタイミングのずれを検出して外部からハードウェアリセット又はソフトウェアによるリセットを実行する必要が有り、制御が複雑になると共に回路規模が増大してしまう。
【０００６】
以上を鑑みて本発明は、外部からハードウェアリセットやソフトウェアリセットを入力することなく、タイミングの変化に追従したワードクロックを生成するクロック生成装置を提供することを目的とする。
【課題を解決するための手段】
本発明によるクロック生成装置は、外部から供給されるタイミング信号に応答して所定の状態が解除されるとマスタークロックに同期して状態推移することによりクロックを出力する第１のクロック生成回路と、該タイミング信号に応答してリセット状態が解除されると該マスタークロックをカウントするカウンタと、該カウントが第１の所定の値になると該カウンタをリセットすると共に該第１のクロック生成回路を該所定の状態に設定するリセット回路を含むことを特徴とする。
【０００７】
上記発明においては、第１のクロック生成回路及びカウンタが、カウント値が所定値になるとセット或いはリセットされ、その後外部からのタイミング信号に応じてセット或いはリセット状態から解除されて動作を開始する。従って、Ｌチャネル及びＲチャネルの期間に対応する数だけマスタークロックをカウントした後に第１のクロック生成回路及びカウンタをセット或いはリセットし、その後入力ワードクロックＬＲＣＫＩに応じてセット或いはリセット状態を解除することで、クロック生成動作を開始することが出来る。これにより入力ワードクロックＬＲＣＫＩのタイミング変化に追従した出力クロックを生成することが可能になる。
【０００８】
本発明によれば更に上記クロック生成装置において、該タイミング信号に応答してリセット状態が解除されると該マスタークロックに同期して状態推移することにより別のクロックを出力する第２のクロック生成回路を更に含むことを特徴とする。
【０００９】
上記クロック生成装置において、第１及び第２のクロック生成回路を用いることで、入力ワードクロックＬＲＣＫＩのタイミング変化に追従したワードクロック及びビットクロックを生成することが出来る。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１０】
図３は、本発明によるクロック生成装置の第１の実施例の構成を示す図である。
【００１１】
図３（ａ）のオーディオクロック生成装置２０は、カウンタ２１、カウンタ値判定回路２２、カウンタ値判定回路２３、セレクタ２４、Ｄフリップフロップ２５乃至２７、及びＡＮＤ回路２８を含む。図３（ａ）のオーディオクロック生成装置２０においては、ワードクロックＬＲＣＫＯが入力ワードクロックＬＲＣＫＩのずれに各サイクル毎に追従するように、カウンタ２１の動作状態と停止状態とをカウンタクリア信号ａによって制御する。
【００１２】
図３（ｂ）のオーディオクロック生成装置３０は、カウンタ３１、カウンタ値判定回路３２、カウンタ値判定回路３３、セレクタ３４、Ｄフリップフロップ３５乃至３７、及びＡＮＤ回路３８を含む。図３（ｂ）のオーディオクロック生成装置３０においては、ビットクロックＢＣＫＯが入力ワードクロックＬＲＣＫＩのずれに各サイクル毎に追従するように、カウンタ３１の動作状態と停止状態とをカウンタクリア信号ａによって制御する。
【００１３】
図４は、図３のオーディオクロック生成装置の動作を説明するためのタイミングチャートである。オーディオクロック生成装置２０とオーディオクロック生成装置３０とは一部を除き殆ど同一の構成となっているので、まずオーディオクロック生成装置２０の動作について詳しく説明する。
【００１４】
カウンタ動作状態において、Ｄフリップフロップ２５への入力である入力ワードクロックＬＲＣＫＩが立ち上がると、Ｄフリップフロップ２５の出力であるカウンタクリア信号ａがＨＩＧＨに変化する。これに応じてカウンタ２１がリセット状態からリセット解除状態となり、次のマスタークロックＫＦＳの立ち上がりエッジからカウントが開始される。また同様に、Ｄフリップフロップ２７もリセット状態からリセット解除状態に変化する。従って、次のマスタークロックＫＦＳの立ち上がりエッジでワードクロックＬＲＣＫＯがＨＩＧＨに立ち上がる。またカウンタクリア信号ａがＨＩＧＨに変化することで、Ｄフリップフロップ２６のプリセット状態が解除される。Ｄフリップフロップ２６は、次のマスタークロックＫＦＳの立ち上がりエッジにおいてＨＩＧＨである信号ｂを取り込むので、その出力であるカウンタクリア信号のリセット信号ｃはその後ＨＩＧＨを維持する。
【００１５】
上記動作は図４において、カウンタクリア信号ａのＨＩＧＨへの変化（Ｉ）と、それに続くマスタークロックＫＦＳの立ち上がりに応じた各信号の変化として示される。
【００１６】
カウンタ２１は、マスタークロックＫＦＳの立ち上がりに応答してカウントアップしていく。カウンタ値判定回路２３は、カウンタ２１のカウント値が所定のカウントになるとその出力を変化させる。これに応じてセレクタ２４が選択状態を変化させ、Ｄフリップフロップ２７のＬＲＣＫＯ出力を選択するのではなく、Ｄフリップフロップ２７の反転出力を選択する。従って、カウンタ２１のカウント値が上記所定のカウントになると、ワードクロックＬＲＣＫＯが反転してＨＩＧＨからＬＯＷに切り替わる。ここで例えば、ワードクロックＬＲＣＫＯのＨＩＧＨが左側のオーディオデータ用のＬチャネルに相当し、ワードクロックＬＲＣＫＯのＬＯＷが右側のオーディオデータ用のＲチャネルに相当する。
【００１７】
上記動作は図４において、カウント値の所定値への到達（ＩＩ）、及びそれに応じたワードクロックＬＲＣＫＯのＨＩＧＨからＬＯＷへの反転として示される。
【００１８】
その後も更にカウンタ２１は、マスタークロックＫＦＳの立ち上がりに応答してカウントアップしていく。カウンタ値判定回路２２は、カウンタ２１のカウント値が所定のカウントになると、その出力である信号ｂをＨＩＧＨからＬＯＷに変化させる。次のマスタークロックＫＦＳの立ち上りに応答して、Ｄフリップフロップ２６が信号ｂのＬＯＷを取り込み、その出力であるカウンタクリア・リセット信号ｃがＬＯＷになる。カウンタクリア・リセット信号ｃがＬＯＷになると、ＡＮＤ回路２８の出力がＬＯＷとなり、Ｄフリップフロップ２５がリセットされる。その結果、Ｄフリップフロップ２５の出力であるカウンタクリア信号ａがＬＯＷになる。カウンタクリア信号ａがＬＯＷになることで、カウンタ２１とＤフリップフロップ２７がリセットされる。またＤフリップフロップ２６はセットされてカウンタクリア・リセット信号ｃがＨＩＧＨに戻るので、Ｄフリップフロップ２５のリセット状態を解除され、以後供給される入力ワードクロックＬＲＣＫＩの立ち上がりに対して同期をとれる状態となる。
【００１９】
上記動作は図４において、カウンタ値判定回路２２のカウント値の所定値への到達及びそれに応答した信号ｂのＨＩＧＨからＬＯＷへの反転（ＩＩＩ）、その後のマスタークロックＫＦＳの立ち上がりによるカウンタクリア・リセット信号ｃのＬＯＷへの変化及びそれに応じたカウンタクリア信号ａのＬＯＷへの変化（ＩＶ）、カウンタクリア信号ａによるカウンタ２１のリセット（Ｖ）、カウンタクリア信号ａによるカウンタクリア・リセット信号ｃのＨＩＧＨへの変化として示される。
【００２０】
上記のようにして、ワードクロックＬＲＣＫＯをＬチャネル用及びＲチャネル用の期間について生成してカウント値が所定値に到達すると、カウンタ２１がリセットされ停止状態となりカウント開始準備が整う。またＤフリップフロップ２５は待機状態となり、入力ワードクロックＬＲＣＫＩの立ち上がりに応答できる準備が整う。次の入力ワードクロックＬＲＣＫＩの立ち上がりが到来すると、カウンタクリア信号ａがこれに同期してＨＩＧＨとなるので、リセットが解除されて再びカウントが開始されると共に、ワードクロックＬＲＣＫＯがＨＩＧＨに立ち上がる。
【００２１】
図３（ｂ）に示すオーディオクロック生成装置３０は、図３（ａ）に示すオーディオクロック生成装置２０と略同一の構成である。但しカウンタクリア信号ａがビットクロックを出力するためのＤフリップフロップ３７のプリセット入力に接続されている。従って、入力ワードクロックＬＲＣＫＩの立ち上がりに応答して、ビットクロックＢＣＫＯが立ち下がりから開始される構成となっている。
【００２２】
ビットクロックＢＣＫＯは、オーディオデータをシリアル転送するために用いられるパルス列であり、シリアル転送するデータ数に合った数のクロックパルスを生成する必要がある。図３（ａ）のオーディオクロック生成装置２０と同様の動作によって、Ｌチャネル及びＲチャネルの期間に対応した数のビットクロックを生成してカウント値が所定値に到達すると、カウンタ３１がリセットされ停止状態となり、カウント開始準備が整う。またＤフリップフロップ３５は待機状態となり、入力ワードクロックＬＲＣＫＩの立ち上がりに応答できる準備が整う。次の入力ワードクロックＬＲＣＫＩの立ち上がりが到来すると、カウンタクリア信号ａがこれに同期してＨＩＧＨとなるので、リセットが解除されて再びカウントが開始されると共に、ビットクロックＢＣＫＯの供給が開始される。
【００２３】
図５は、オーディオクロック生成装置２０とオーディオクロック生成装置３０とを同時に使用する場合の構成を示す図である。図５に示すように、オーディオクロック生成装置２０とオーディオクロック生成装置３０とに、共通に入力ワードクロックＬＲＣＫＩ及びマスタークロックＫＦＳを供給する。これによって、共通の入力ワードクロックＬＲＣＫＩ及びマスタークロックＫＦＳに同期し、入力ワードクロックＬＲＣＫＩのサイクル毎に補正されるワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯを、同時に生成することが出来る。
【００２４】
以下に、入力ワードクロックＬＲＣＫＩのタイミングが変化した場合にワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯが追従する動作について説明する。
【００２５】
図６は、入力ワードクロックＬＲＣＫＩが通常入力されるタイミングより早く立ち上がる場合を示すタイミング図である。
【００２６】
図６に示される入力ワードクロックＬＲＣＫＩの立ち上がりエッジのうちで、２番目の立ち上がりエッジが通常より早いタイミングで入力されている。この例では、カウンタ２１及び３１のカウント値がカウンタ値判定回路２２及び３２の設定値に到達する前に、入力ワードクロックＬＲＣＫＩが立ち上がる。このときカウンタクリア信号ａはＨＩＧＨの状態のままであるので、入力ワードクロックＬＲＣＫＩが立ち上がっても回路動作には何ら影響が生じない。カウンタ２１及び３１はそれまでのカウントを続行して所定のカウント値で停止するが、停止状態になるのが入力ワードクロックＬＲＣＫＩの２番目の立ち上がりエッジ後であるので、その後暫くはカウントを開始しない。またカウンタクリア信号ａによるリセット動作が実行されるのは、入力ワードクロックＬＲＣＫＩの２番目の立ち上がりエッジが到来した後であるので、ＬＲＣＫＯは暫くの間立ち上がらず、またビットクロックＢＣＫＯは暫く停止する。
【００２７】
その後入力ワードクロックＬＲＣＫＩの３番目の立ち上がりエッジが到来すると、カウンタ２１及び３１がカウント動作を開始する。またこの入力ワードクロックＬＲＣＫＩの立ち上がりエッジに同期して、ワードクロックＬＲＣＫＯがＨＩＧＨになると共に、ビットクロックＢＣＫＯの供給が開始される。従って、入力ワードクロックＬＲＣＫＩの３番目の立ち上がりエッジに対しては、入力ワードクロックＬＲＣＫＩのタイミング変化に追従してワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯを供給することが出来る。図６には従来技術の場合も示されているが、図１のような従来技術の構成では、ワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯは固定のタイミングで生成され続け、入力ワードクロックＬＲＣＫＩのタイミング変化に追従することは出来ない。
【００２８】
図７は、入力ワードクロックＬＲＣＫＩが通常入力されるタイミングより遅く立ち上がる場合を示すタイミング図である。
【００２９】
図７に示される入力ワードクロックＬＲＣＫＩの立ち上がりエッジのうちで、２番目の立ち上がりエッジが通常より遅いタイミングで入力されている。このときカウンタ２１及び３１は停止状態で待機しているので、入力ワードクロックＬＲＣＫＩの２番目の立ち上がりエッジが遅れて到来するとカウント動作を開始する。またこの入力ワードクロックＬＲＣＫＩの立ち上がりエッジに同期して、ワードクロックＬＲＣＫＯがＨＩＧＨになると共に、ビットクロックＢＣＫＯの供給が開始される。従って、遅れて到来した入力ワードクロックＬＲＣＫＩの２番目の立ち上がりエッジのタイミング変化に追従して、ワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯを供給することが出来る。これに対して図１のような従来技術の構成では、ワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯは固定のタイミングで生成され続け、入力ワードクロックＬＲＣＫＩのタイミング変化に追従することは出来ない。
【００３０】
以上説明したように本発明においては、Ｌチャネル及びＲチャネルの所定の期間についてクロックを生成した後に回路をリセットしてカウンタ値を初期状態に戻し、外部からの信号入力ワードクロックＬＲＣＫＩに応答してカウント動作を開始すると共に、ワードクロックを立ち上げ、ビットクロックの供給を開始する。これにより入力ワードクロックＬＲＣＫＩのサイクル毎に、入力ワードクロックＬＲＣＫＩのタイミングに同期したワードクロックを生成し、更に必要な数のビットクロックを欠落することなく確実に出力することが可能となる。従って、正確なデータ転送を行うことができる。
【００３１】
図８は、図３のオーディオクロック生成装置２０及びオーディオクロック生成装置３０間で回路部分を共有した構成を示す図である。
【００３２】
オーディオクロック生成装置２０及び３０を同時に用いてワードクロック及びビットクロックを生成する場合、カウンタ値判定回路２２及び３２に設定するカウント値は、Ｌチャネル及びＲチャネルの期間の終了に相当するカウント終了の値であり、両カウンタ値判定回路において同一の設定である。従って、カウンタ値判定回路２２を共有することが出来る。またカウンタ２１、Ｄフリップフロップ２５及び２６、及びＡＮＤ回路２８についても、図８に示すように共有することが可能である。
【００３３】
従って、図５に示すオーディオクロック生成装置２０とオーディオクロック生成装置３０とを並列に配置した構成と比較して、図８のオーディオクロック生成装置４０においては、回路実装面積を縮小することが可能となる。
【００３４】
図９は、本発明によるオーディオ処理装置の構成を示す構成図である。
【００３５】
図９のオーディオ処理装置は、ＣＰＵ５１、メモリ５２、オーディオインターフェース５３、及びバス５４を含む。ＣＰＵ５１、メモリ５２、及びオーディオインターフェース５３は、バス５４を介して互いに接続される。オーディオインターフェース５３は、オーディオデータ入力装置６１、オーディオデータ出力装置６２、及びオーディオクロック生成装置４０を含む。オーディオクロック生成装置４０は、図８に示される構成のものであるが、代わりに例えば図５の構成のオーディオクロック生成装置を用いてもよい。
【００３６】
オーディオデータ入力装置５３が外部から入力されるオーディオ入力データを受け取り、受け取ったデータを例えばメモリ５２に供給して蓄積する。またＣＰＵ５１により処理されたデータやメモリ５２に蓄積されたデータが、バス５４を介してオーディオデータ出力装置６２に供給され、オーディオデータ出力装置６２から外部へ出力される。この際、オーディオデータ出力装置６２がオーディオデータをバス５４らか受け取り内部に取り込むタイミングと、オーディオデータ出力装置６２がオーディオデータを外部にシリアル転送するタイミングは、オーディオクロック生成装置６３が生成するワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯによって決定される。
【００３７】
ワードクロックＬＲＣＫＯはＬチャネルとＲチャネルを区別する信号であり、ビットクロックＢＣＫＯはオーディオデータの各データビットを転送するための信号である。これらワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯは、出力オーディオデータを受け取る側においても使用可能なように、クロック出力信号として外部に供給される。
【００３８】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明においては、クロック生成回路及びカウンタが、カウント値が所定値になるとセット或いはリセットされ、その後外部からのタイミング信号に応じてセット或いはリセット状態から解除されて動作を開始する。従って、Ｌチャネル及びＲチャネルの期間に対応する数だけマスタークロックをカウントした後にクロック生成回路及びカウンタをセット或いはリセットし、その後入力ワードクロックに応じてセット或いはリセット状態を解除することで、クロック生成動作を開始することが出来る。これにより入力ワードクロックのタイミング変化に追従した出力クロックを生成することが可能になる。
【図面の簡単な説明】
【図１】従来のオーディオクロック生成装置の構成の一例を示す図である。
【図２】ビットクロックとワードクロックとを示す図である。
【図３】本発明によるオーディオクロック生成装置の第１の実施例の構成を示す図である。
【図４】図３のオーディオクロック生成装置の動作を説明するためのタイミングチャートである。
【図５】２つのオーディオクロック生成装置を同時に使用する場合の構成を示す図である。
【図６】入力ワードクロックが通常入力されるタイミングより早く立ち上がる場合を示すタイミング図である。
【図７】入力ワードクロックが通常入力されるタイミングより遅く立ち上がる場合を示すタイミング図である。
【図８】２つのオーディオクロック生成装置間で回路部分を共有した構成を示す図である。
【図９】本発明によるオーディオ処理装置の構成を示す構成図である。
【符号の説明】
２０ オーディオクロック生成装置
２１ カウンタ
２２ カウンタ値判定回路
２３ カウンタ値判定回路
２４ セレクタ
２５、２６、２７ Ｄフリップフロップ
２８ ＡＮＤ回路
３０ オーディオクロック生成装置
３１ カウンタ
３２ カウンタ値判定回路
３３ カウンタ値判定回路
３４ セレクタ
３５、３６、３７ Ｄフリップフロップ
３８ ＡＮＤ回路
【発明の属する技術分野】
本発明は、一般にクロック信号生成装置に関し、詳しくはオーディオデータのシリアル伝送用のクロック信号を生成するクロック信号生成装置に関する。
【従来の技術】
オーディオデータをシリアル転送する方式として、データを１ビットずつ送出するためのビットクロックとオーディオデータの左右チャネルを切替えるためのワードクロックとの２種類のクロックを用いる方式がある。このようなオーディオクロックを生成するための方法として、外部からのマスタークロックを基にして、分周器やカウンタ回路を用いて各クロック信号を生成する方法等がある。
【０００２】
図１は、従来のオーディオクロック生成装置の構成の一例を示す図である。図１においては、分周器を用いてビットクロックを生成し、生成されたクロックをもとにカウンタを動作させ、カウンタ値の上位ビットをワードクロックとして生成する。
【０００３】
図１のオーディオクロック生成装置１０は、分周器１１、カウンタ１２、Ｄフリップフロップ１３、セレクタ１４、Ｄフリップフロップ１５、及びインバータ１６を含む。分周器１１は、外部から入力されるオーディオマスタークロック信号ＫＦＳを分周することでビットクロックＢＣＫＯを生成する。カウンタ１２は、ビットクロックＢＣＫＯを受け取り、その立ち上がりに応答してカウント動作を実行する。セレクタ１４は、所定値に設定されるカウンタ初期値とカウンタ１２の現在のカウント値との何れか１つを選択し、カウンタ１２に供給する。カウンタ１２は、セレクタ１４から供給されるカウント値を複数のフリップフロップでラッチしてから＋１して出力し、この＋１した出力を次のタイミングでセレクタ１４を介してラッチすることでカウントアップ動作を実行する。セレクタ１４は、初期状態においてカウンタの初期値を選択しており、入力ワードクロックＬＲＣＫＩが立ち上がるとカウンタ１２のカウント値を選択するようになる。カウンタ１２のカウント値の上位ビットを、ビットクロックＢＣＫＯの立ち下がりに同期してＤフリップフロップ１５でラッチし、ワードクロックＬＲＣＫＯとして出力する。
【０００４】
これにより、図２に示されるようなビットクロックＢＣＫＯとワードクロックＬＲＣＫＯとを生成する。ここでカウンタの初期値は、Ｄフリップフロップ１５によってラッチされるカウント値の上位ビットが、入力ワードクロックＬＲＣＫＩが立ち上がって＋１されると１となるように設定されている。従って、入力ワードクロックＬＲＣＫＩが立ち上がるとその直後にワードクロックＬＲＣＫＯが立ち上がる。
【０００５】
カウンタ１２は巡回してカウントを続け、ワードクロックＬＲＣＫＯのＨＩＧＨの期間とＬＯＷの期間とが所定の長さで交互に繰り返される。即ち図１の従来技術の構成では、最初に入力ワードクロックＬＲＣＫＩが立ち上がる時にのみワードクロックＬＲＣＫＯを同期させ、その後は分周器１１が生成するビットクロックにより決まる固定のタイミングで、ワードクロックＬＲＣＫＯのＨＩＧＨの期間とＬＯＷの期間との切り替わりが決まってくる。従って、その後のワードクロックＬＲＣＫＯのタイミングは、入力ワードクロックＬＲＣＫＩが変化してもそのタイミングとは無関係となる。
【発明が解決しようとする課題】
上記のような従来の構成では、入力ワードクロックＬＲＣＫＩの立ち上がりにずれが生じた場合、入力ワードクロックＬＲＣＫＩとワードクロックＬＲＣＫＯの間に位相のずれが起きてしまう。これを解決する方法として、従来は外部からのハードウェアリセット又はソフトウェアによるリセットによりカウンタを初期化させ、再同期を確立してクロック生成を行わせることで位相のずれを補正していた。しかしこの場合、入力ワードクロックＬＲＣＫＩのタイミングのずれを検出して外部からハードウェアリセット又はソフトウェアによるリセットを実行する必要が有り、制御が複雑になると共に回路規模が増大してしまう。
【０００６】
以上を鑑みて本発明は、外部からハードウェアリセットやソフトウェアリセットを入力することなく、タイミングの変化に追従したワードクロックを生成するクロック生成装置を提供することを目的とする。
【課題を解決するための手段】
本発明によるクロック生成装置は、外部から供給されるタイミング信号に応答して所定の状態が解除されるとマスタークロックに同期して状態推移することによりクロックを出力する第１のクロック生成回路と、該タイミング信号に応答してリセット状態が解除されると該マスタークロックをカウントするカウンタと、該カウントが第１の所定の値になると該カウンタをリセットすると共に該第１のクロック生成回路を該所定の状態に設定するリセット回路を含むことを特徴とする。
【０００７】
上記発明においては、第１のクロック生成回路及びカウンタが、カウント値が所定値になるとセット或いはリセットされ、その後外部からのタイミング信号に応じてセット或いはリセット状態から解除されて動作を開始する。従って、Ｌチャネル及びＲチャネルの期間に対応する数だけマスタークロックをカウントした後に第１のクロック生成回路及びカウンタをセット或いはリセットし、その後入力ワードクロックＬＲＣＫＩに応じてセット或いはリセット状態を解除することで、クロック生成動作を開始することが出来る。これにより入力ワードクロックＬＲＣＫＩのタイミング変化に追従した出力クロックを生成することが可能になる。
【０００８】
本発明によれば更に上記クロック生成装置において、該タイミング信号に応答してリセット状態が解除されると該マスタークロックに同期して状態推移することにより別のクロックを出力する第２のクロック生成回路を更に含むことを特徴とする。
【０００９】
上記クロック生成装置において、第１及び第２のクロック生成回路を用いることで、入力ワードクロックＬＲＣＫＩのタイミング変化に追従したワードクロック及びビットクロックを生成することが出来る。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１０】
図３は、本発明によるクロック生成装置の第１の実施例の構成を示す図である。
【００１１】
図３（ａ）のオーディオクロック生成装置２０は、カウンタ２１、カウンタ値判定回路２２、カウンタ値判定回路２３、セレクタ２４、Ｄフリップフロップ２５乃至２７、及びＡＮＤ回路２８を含む。図３（ａ）のオーディオクロック生成装置２０においては、ワードクロックＬＲＣＫＯが入力ワードクロックＬＲＣＫＩのずれに各サイクル毎に追従するように、カウンタ２１の動作状態と停止状態とをカウンタクリア信号ａによって制御する。
【００１２】
図３（ｂ）のオーディオクロック生成装置３０は、カウンタ３１、カウンタ値判定回路３２、カウンタ値判定回路３３、セレクタ３４、Ｄフリップフロップ３５乃至３７、及びＡＮＤ回路３８を含む。図３（ｂ）のオーディオクロック生成装置３０においては、ビットクロックＢＣＫＯが入力ワードクロックＬＲＣＫＩのずれに各サイクル毎に追従するように、カウンタ３１の動作状態と停止状態とをカウンタクリア信号ａによって制御する。
【００１３】
図４は、図３のオーディオクロック生成装置の動作を説明するためのタイミングチャートである。オーディオクロック生成装置２０とオーディオクロック生成装置３０とは一部を除き殆ど同一の構成となっているので、まずオーディオクロック生成装置２０の動作について詳しく説明する。
【００１４】
カウンタ動作状態において、Ｄフリップフロップ２５への入力である入力ワードクロックＬＲＣＫＩが立ち上がると、Ｄフリップフロップ２５の出力であるカウンタクリア信号ａがＨＩＧＨに変化する。これに応じてカウンタ２１がリセット状態からリセット解除状態となり、次のマスタークロックＫＦＳの立ち上がりエッジからカウントが開始される。また同様に、Ｄフリップフロップ２７もリセット状態からリセット解除状態に変化する。従って、次のマスタークロックＫＦＳの立ち上がりエッジでワードクロックＬＲＣＫＯがＨＩＧＨに立ち上がる。またカウンタクリア信号ａがＨＩＧＨに変化することで、Ｄフリップフロップ２６のプリセット状態が解除される。Ｄフリップフロップ２６は、次のマスタークロックＫＦＳの立ち上がりエッジにおいてＨＩＧＨである信号ｂを取り込むので、その出力であるカウンタクリア信号のリセット信号ｃはその後ＨＩＧＨを維持する。
【００１５】
上記動作は図４において、カウンタクリア信号ａのＨＩＧＨへの変化（Ｉ）と、それに続くマスタークロックＫＦＳの立ち上がりに応じた各信号の変化として示される。
【００１６】
カウンタ２１は、マスタークロックＫＦＳの立ち上がりに応答してカウントアップしていく。カウンタ値判定回路２３は、カウンタ２１のカウント値が所定のカウントになるとその出力を変化させる。これに応じてセレクタ２４が選択状態を変化させ、Ｄフリップフロップ２７のＬＲＣＫＯ出力を選択するのではなく、Ｄフリップフロップ２７の反転出力を選択する。従って、カウンタ２１のカウント値が上記所定のカウントになると、ワードクロックＬＲＣＫＯが反転してＨＩＧＨからＬＯＷに切り替わる。ここで例えば、ワードクロックＬＲＣＫＯのＨＩＧＨが左側のオーディオデータ用のＬチャネルに相当し、ワードクロックＬＲＣＫＯのＬＯＷが右側のオーディオデータ用のＲチャネルに相当する。
【００１７】
上記動作は図４において、カウント値の所定値への到達（ＩＩ）、及びそれに応じたワードクロックＬＲＣＫＯのＨＩＧＨからＬＯＷへの反転として示される。
【００１８】
その後も更にカウンタ２１は、マスタークロックＫＦＳの立ち上がりに応答してカウントアップしていく。カウンタ値判定回路２２は、カウンタ２１のカウント値が所定のカウントになると、その出力である信号ｂをＨＩＧＨからＬＯＷに変化させる。次のマスタークロックＫＦＳの立ち上りに応答して、Ｄフリップフロップ２６が信号ｂのＬＯＷを取り込み、その出力であるカウンタクリア・リセット信号ｃがＬＯＷになる。カウンタクリア・リセット信号ｃがＬＯＷになると、ＡＮＤ回路２８の出力がＬＯＷとなり、Ｄフリップフロップ２５がリセットされる。その結果、Ｄフリップフロップ２５の出力であるカウンタクリア信号ａがＬＯＷになる。カウンタクリア信号ａがＬＯＷになることで、カウンタ２１とＤフリップフロップ２７がリセットされる。またＤフリップフロップ２６はセットされてカウンタクリア・リセット信号ｃがＨＩＧＨに戻るので、Ｄフリップフロップ２５のリセット状態を解除され、以後供給される入力ワードクロックＬＲＣＫＩの立ち上がりに対して同期をとれる状態となる。
【００１９】
上記動作は図４において、カウンタ値判定回路２２のカウント値の所定値への到達及びそれに応答した信号ｂのＨＩＧＨからＬＯＷへの反転（ＩＩＩ）、その後のマスタークロックＫＦＳの立ち上がりによるカウンタクリア・リセット信号ｃのＬＯＷへの変化及びそれに応じたカウンタクリア信号ａのＬＯＷへの変化（ＩＶ）、カウンタクリア信号ａによるカウンタ２１のリセット（Ｖ）、カウンタクリア信号ａによるカウンタクリア・リセット信号ｃのＨＩＧＨへの変化として示される。
【００２０】
上記のようにして、ワードクロックＬＲＣＫＯをＬチャネル用及びＲチャネル用の期間について生成してカウント値が所定値に到達すると、カウンタ２１がリセットされ停止状態となりカウント開始準備が整う。またＤフリップフロップ２５は待機状態となり、入力ワードクロックＬＲＣＫＩの立ち上がりに応答できる準備が整う。次の入力ワードクロックＬＲＣＫＩの立ち上がりが到来すると、カウンタクリア信号ａがこれに同期してＨＩＧＨとなるので、リセットが解除されて再びカウントが開始されると共に、ワードクロックＬＲＣＫＯがＨＩＧＨに立ち上がる。
【００２１】
図３（ｂ）に示すオーディオクロック生成装置３０は、図３（ａ）に示すオーディオクロック生成装置２０と略同一の構成である。但しカウンタクリア信号ａがビットクロックを出力するためのＤフリップフロップ３７のプリセット入力に接続されている。従って、入力ワードクロックＬＲＣＫＩの立ち上がりに応答して、ビットクロックＢＣＫＯが立ち下がりから開始される構成となっている。
【００２２】
ビットクロックＢＣＫＯは、オーディオデータをシリアル転送するために用いられるパルス列であり、シリアル転送するデータ数に合った数のクロックパルスを生成する必要がある。図３（ａ）のオーディオクロック生成装置２０と同様の動作によって、Ｌチャネル及びＲチャネルの期間に対応した数のビットクロックを生成してカウント値が所定値に到達すると、カウンタ３１がリセットされ停止状態となり、カウント開始準備が整う。またＤフリップフロップ３５は待機状態となり、入力ワードクロックＬＲＣＫＩの立ち上がりに応答できる準備が整う。次の入力ワードクロックＬＲＣＫＩの立ち上がりが到来すると、カウンタクリア信号ａがこれに同期してＨＩＧＨとなるので、リセットが解除されて再びカウントが開始されると共に、ビットクロックＢＣＫＯの供給が開始される。
【００２３】
図５は、オーディオクロック生成装置２０とオーディオクロック生成装置３０とを同時に使用する場合の構成を示す図である。図５に示すように、オーディオクロック生成装置２０とオーディオクロック生成装置３０とに、共通に入力ワードクロックＬＲＣＫＩ及びマスタークロックＫＦＳを供給する。これによって、共通の入力ワードクロックＬＲＣＫＩ及びマスタークロックＫＦＳに同期し、入力ワードクロックＬＲＣＫＩのサイクル毎に補正されるワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯを、同時に生成することが出来る。
【００２４】
以下に、入力ワードクロックＬＲＣＫＩのタイミングが変化した場合にワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯが追従する動作について説明する。
【００２５】
図６は、入力ワードクロックＬＲＣＫＩが通常入力されるタイミングより早く立ち上がる場合を示すタイミング図である。
【００２６】
図６に示される入力ワードクロックＬＲＣＫＩの立ち上がりエッジのうちで、２番目の立ち上がりエッジが通常より早いタイミングで入力されている。この例では、カウンタ２１及び３１のカウント値がカウンタ値判定回路２２及び３２の設定値に到達する前に、入力ワードクロックＬＲＣＫＩが立ち上がる。このときカウンタクリア信号ａはＨＩＧＨの状態のままであるので、入力ワードクロックＬＲＣＫＩが立ち上がっても回路動作には何ら影響が生じない。カウンタ２１及び３１はそれまでのカウントを続行して所定のカウント値で停止するが、停止状態になるのが入力ワードクロックＬＲＣＫＩの２番目の立ち上がりエッジ後であるので、その後暫くはカウントを開始しない。またカウンタクリア信号ａによるリセット動作が実行されるのは、入力ワードクロックＬＲＣＫＩの２番目の立ち上がりエッジが到来した後であるので、ＬＲＣＫＯは暫くの間立ち上がらず、またビットクロックＢＣＫＯは暫く停止する。
【００２７】
その後入力ワードクロックＬＲＣＫＩの３番目の立ち上がりエッジが到来すると、カウンタ２１及び３１がカウント動作を開始する。またこの入力ワードクロックＬＲＣＫＩの立ち上がりエッジに同期して、ワードクロックＬＲＣＫＯがＨＩＧＨになると共に、ビットクロックＢＣＫＯの供給が開始される。従って、入力ワードクロックＬＲＣＫＩの３番目の立ち上がりエッジに対しては、入力ワードクロックＬＲＣＫＩのタイミング変化に追従してワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯを供給することが出来る。図６には従来技術の場合も示されているが、図１のような従来技術の構成では、ワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯは固定のタイミングで生成され続け、入力ワードクロックＬＲＣＫＩのタイミング変化に追従することは出来ない。
【００２８】
図７は、入力ワードクロックＬＲＣＫＩが通常入力されるタイミングより遅く立ち上がる場合を示すタイミング図である。
【００２９】
図７に示される入力ワードクロックＬＲＣＫＩの立ち上がりエッジのうちで、２番目の立ち上がりエッジが通常より遅いタイミングで入力されている。このときカウンタ２１及び３１は停止状態で待機しているので、入力ワードクロックＬＲＣＫＩの２番目の立ち上がりエッジが遅れて到来するとカウント動作を開始する。またこの入力ワードクロックＬＲＣＫＩの立ち上がりエッジに同期して、ワードクロックＬＲＣＫＯがＨＩＧＨになると共に、ビットクロックＢＣＫＯの供給が開始される。従って、遅れて到来した入力ワードクロックＬＲＣＫＩの２番目の立ち上がりエッジのタイミング変化に追従して、ワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯを供給することが出来る。これに対して図１のような従来技術の構成では、ワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯは固定のタイミングで生成され続け、入力ワードクロックＬＲＣＫＩのタイミング変化に追従することは出来ない。
【００３０】
以上説明したように本発明においては、Ｌチャネル及びＲチャネルの所定の期間についてクロックを生成した後に回路をリセットしてカウンタ値を初期状態に戻し、外部からの信号入力ワードクロックＬＲＣＫＩに応答してカウント動作を開始すると共に、ワードクロックを立ち上げ、ビットクロックの供給を開始する。これにより入力ワードクロックＬＲＣＫＩのサイクル毎に、入力ワードクロックＬＲＣＫＩのタイミングに同期したワードクロックを生成し、更に必要な数のビットクロックを欠落することなく確実に出力することが可能となる。従って、正確なデータ転送を行うことができる。
【００３１】
図８は、図３のオーディオクロック生成装置２０及びオーディオクロック生成装置３０間で回路部分を共有した構成を示す図である。
【００３２】
オーディオクロック生成装置２０及び３０を同時に用いてワードクロック及びビットクロックを生成する場合、カウンタ値判定回路２２及び３２に設定するカウント値は、Ｌチャネル及びＲチャネルの期間の終了に相当するカウント終了の値であり、両カウンタ値判定回路において同一の設定である。従って、カウンタ値判定回路２２を共有することが出来る。またカウンタ２１、Ｄフリップフロップ２５及び２６、及びＡＮＤ回路２８についても、図８に示すように共有することが可能である。
【００３３】
従って、図５に示すオーディオクロック生成装置２０とオーディオクロック生成装置３０とを並列に配置した構成と比較して、図８のオーディオクロック生成装置４０においては、回路実装面積を縮小することが可能となる。
【００３４】
図９は、本発明によるオーディオ処理装置の構成を示す構成図である。
【００３５】
図９のオーディオ処理装置は、ＣＰＵ５１、メモリ５２、オーディオインターフェース５３、及びバス５４を含む。ＣＰＵ５１、メモリ５２、及びオーディオインターフェース５３は、バス５４を介して互いに接続される。オーディオインターフェース５３は、オーディオデータ入力装置６１、オーディオデータ出力装置６２、及びオーディオクロック生成装置４０を含む。オーディオクロック生成装置４０は、図８に示される構成のものであるが、代わりに例えば図５の構成のオーディオクロック生成装置を用いてもよい。
【００３６】
オーディオデータ入力装置５３が外部から入力されるオーディオ入力データを受け取り、受け取ったデータを例えばメモリ５２に供給して蓄積する。またＣＰＵ５１により処理されたデータやメモリ５２に蓄積されたデータが、バス５４を介してオーディオデータ出力装置６２に供給され、オーディオデータ出力装置６２から外部へ出力される。この際、オーディオデータ出力装置６２がオーディオデータをバス５４らか受け取り内部に取り込むタイミングと、オーディオデータ出力装置６２がオーディオデータを外部にシリアル転送するタイミングは、オーディオクロック生成装置６３が生成するワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯによって決定される。
【００３７】
ワードクロックＬＲＣＫＯはＬチャネルとＲチャネルを区別する信号であり、ビットクロックＢＣＫＯはオーディオデータの各データビットを転送するための信号である。これらワードクロックＬＲＣＫＯ及びビットクロックＢＣＫＯは、出力オーディオデータを受け取る側においても使用可能なように、クロック出力信号として外部に供給される。
【００３８】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明においては、クロック生成回路及びカウンタが、カウント値が所定値になるとセット或いはリセットされ、その後外部からのタイミング信号に応じてセット或いはリセット状態から解除されて動作を開始する。従って、Ｌチャネル及びＲチャネルの期間に対応する数だけマスタークロックをカウントした後にクロック生成回路及びカウンタをセット或いはリセットし、その後入力ワードクロックに応じてセット或いはリセット状態を解除することで、クロック生成動作を開始することが出来る。これにより入力ワードクロックのタイミング変化に追従した出力クロックを生成することが可能になる。
【図面の簡単な説明】
【図１】従来のオーディオクロック生成装置の構成の一例を示す図である。
【図２】ビットクロックとワードクロックとを示す図である。
【図３】本発明によるオーディオクロック生成装置の第１の実施例の構成を示す図である。
【図４】図３のオーディオクロック生成装置の動作を説明するためのタイミングチャートである。
【図５】２つのオーディオクロック生成装置を同時に使用する場合の構成を示す図である。
【図６】入力ワードクロックが通常入力されるタイミングより早く立ち上がる場合を示すタイミング図である。
【図７】入力ワードクロックが通常入力されるタイミングより遅く立ち上がる場合を示すタイミング図である。
【図８】２つのオーディオクロック生成装置間で回路部分を共有した構成を示す図である。
【図９】本発明によるオーディオ処理装置の構成を示す構成図である。
【符号の説明】
２０ オーディオクロック生成装置
２１ カウンタ
２２ カウンタ値判定回路
２３ カウンタ値判定回路
２４ セレクタ
２５、２６、２７ Ｄフリップフロップ
２８ ＡＮＤ回路
３０ オーディオクロック生成装置
３１ カウンタ
３２ カウンタ値判定回路
３３ カウンタ値判定回路
３４ セレクタ
３５、３６、３７ Ｄフリップフロップ
３８ ＡＮＤ回路
Claims (10)
- 外部から供給されるタイミング信号に応答して所定の状態が解除されるとマスタークロックに同期して状態推移することによりクロックを出力する第１のクロック生成回路と、
該タイミング信号に応答してリセット状態が解除されると該マスタークロックをカウントするカウンタと、
該カウントが第１の所定の値になると該カウンタをリセットすると共に該第１のクロック生成回路を該所定の状態に設定するリセット回路
を含むことを特徴とするクロック生成装置。 - 該第１のクロック生成回路は該カウントが第２の所定の値になると該マスタークロックに同期してクロック出力を反転することを特徴とする請求項１記載のクロック生成装置。
- 該第１のクロック生成回路は、
正論理出力と反転論理出力とを有するフリップフロップと、
該カウントが該第２の所定の値になったことを検出するカウンタ値判定回路と、
該判定回路の出力に応じて該正論理出力と該反転論理出力との何れかを選択して該フリップフロップの入力に供給するセレクタ
を含むことを特徴とする請求項２記載のクロック生成装置。 - 該カウントが該第１の所定の値になったことを検出して該リセット回路に通知するカウンタ値判定回路を更に含むことを特徴とする請求項１記載のクロック生成装置。
- 該タイミング信号に応答してリセット状態が解除されると該マスタークロックに同期して状態推移することにより別のクロックを出力する第２のクロック生成回路を更に含むことを特徴とする請求項１記載のクロック生成回路。
- 該第１のクロック生成回路は該カウントが開始してから該第１の所定の値になるまでの間にＨＩＧＨとＬＯＷの間で一度だけ反転するクロックを出力し、該第２のクロック生成回路は該マスタークロックのＮ倍の周期のクロックを出力することを特徴とする請求項５記載のクロック生成回路。
- 外部から供給されるタイミング信号に応答して所定の状態が解除されるとマスタークロックに同期して状態推移することによりクロックを出力する第１のクロック生成回路と、
該タイミング信号に応答してリセット状態が解除されると該マスタークロックをカウントするカウンタと、
該カウントが所定の値になると該カウンタをリセットすると共に該第１のクロック生成回路を該所定の状態に設定するリセット回路と、
該第１のクロック生成回路が出力するクロックに基づいてオーディオデータを外部に出力するオーディオデータ出力回路
を含むことを特徴とするオーディオデータ処理装置。 - 該タイミング信号に応答してリセット状態が解除されると該マスタークロックに同期して状態推移することにより別のクロックを出力する第２のクロック生成回路を更に含み、該オーディオデータ出力回路は該第１のクロック生成回路が出力するクロック及び該第２のクロック生成回路が出力するクロックに基づいて該オーディオデータを外部に出力することを特徴とする請求項７記載のオーディオデータ処理装置。
- 該第１のクロック生成回路は該カウントが開始してから該所定の値になるまでの間にＨＩＧＨとＬＯＷの間で一度だけ反転するクロックを出力し、該第２のクロック生成回路は該マスタークロックのＮ倍の周期のクロックを出力することを特徴とする請求項８記載のオーディオデータ処理装置。
- ＣＰＵと、
メモリと、
該ＣＰＵ、該メモリ、及び該オーディオデータ出力回路を互いに接続するバスを更に含み、該オーディオデータ出力回路は該第１のクロック生成回路が出力するクロック及び該第２のクロック生成回路が出力するクロックに基づいて該バスから該オーディオデータを受け取ることを特徴とする請求項８記載のオーディオデータ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002181743A JP4190217B2 (ja) | 2002-06-21 | 2002-06-21 | クロック生成装置及びオーディオデータ処理装置 |
| US10/457,560 US6825705B2 (en) | 2002-06-21 | 2003-06-10 | Clock signal generation circuit and audio data processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002181743A JP4190217B2 (ja) | 2002-06-21 | 2002-06-21 | クロック生成装置及びオーディオデータ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004029947A true JP2004029947A (ja) | 2004-01-29 |
| JP4190217B2 JP4190217B2 (ja) | 2008-12-03 |
Family
ID=29728292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002181743A Expired - Fee Related JP4190217B2 (ja) | 2002-06-21 | 2002-06-21 | クロック生成装置及びオーディオデータ処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6825705B2 (ja) |
| JP (1) | JP4190217B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013196380A (ja) * | 2012-03-19 | 2013-09-30 | Ricoh Co Ltd | クロック生成装置、及び情報処理装置 |
| JP2016103723A (ja) * | 2014-11-27 | 2016-06-02 | オンキヨー株式会社 | インターフェース装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010076667A1 (en) * | 2009-01-05 | 2010-07-08 | Freescale Semiconductor, Inc. | Clock glitch detection circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999570A (en) * | 1995-11-21 | 1999-12-07 | Sony Corporation | Transmission apparatus, sending apparatus, and receiving apparatus, and transmission method |
| US6421785B1 (en) * | 1998-11-03 | 2002-07-16 | Intel Corporation | Clock selection for processing audio data |
| JP4020548B2 (ja) * | 1999-11-11 | 2007-12-12 | 富士通株式会社 | フリップフロップ制御回路、プロセッサおよびプロセッサの動作方法 |
-
2002
- 2002-06-21 JP JP2002181743A patent/JP4190217B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-10 US US10/457,560 patent/US6825705B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013196380A (ja) * | 2012-03-19 | 2013-09-30 | Ricoh Co Ltd | クロック生成装置、及び情報処理装置 |
| JP2016103723A (ja) * | 2014-11-27 | 2016-06-02 | オンキヨー株式会社 | インターフェース装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6825705B2 (en) | 2004-11-30 |
| US20030234672A1 (en) | 2003-12-25 |
| JP4190217B2 (ja) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180336B2 (en) | Glitch-free clock switching apparatus | |
| US8369443B2 (en) | Single-wire asynchronous serial interface | |
| TWI477787B (zh) | 時脈故障偵測 | |
| CA1113575A (en) | Check circuit for synchronized clocks | |
| US20050036577A1 (en) | Systems for synchronizing resets in multi-clock frequency applications | |
| JP4190217B2 (ja) | クロック生成装置及びオーディオデータ処理装置 | |
| JP2008300915A (ja) | クロックのデューティ比を活用した高速度シリアル通信 | |
| JP3935274B2 (ja) | クロック切替回路 | |
| JP2003218871A (ja) | ポーリング装置および通信装置 | |
| EP1601131A1 (en) | Asynchronous multi-clock system | |
| JP4248074B2 (ja) | 動作タイミング制御機能を有するシステム | |
| GB2027959A (en) | Apparatus for receiving storing and outputting digital signal sequences | |
| JPH08329000A (ja) | 情報処理装置 | |
| JP3132657B2 (ja) | クロック切替回路 | |
| US6715017B2 (en) | Interruption signal generating apparatus | |
| JP2792759B2 (ja) | 同期クロック発生回路 | |
| JP7316083B2 (ja) | 情報処理装置 | |
| EP3739463B1 (en) | Circuit for asynchronous data transfer | |
| JP2897404B2 (ja) | データ伝送装置及び方法 | |
| KR900004300B1 (ko) | 제어신호의 직렬 입력을 위한 쉬프트 회로 | |
| JP2000353939A (ja) | クロック信号同期式フリップフロップ回路 | |
| US6470459B1 (en) | Half-word synchronization method for internal clock | |
| JP2809202B2 (ja) | クロック切り替え回路及びこれを用いたクロック乗せ換え装置 | |
| JPS60140920A (ja) | パルス発生器 | |
| JPH0439628B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |