JPH0439628B2 - - Google Patents
Info
- Publication number
- JPH0439628B2 JPH0439628B2 JP58111725A JP11172583A JPH0439628B2 JP H0439628 B2 JPH0439628 B2 JP H0439628B2 JP 58111725 A JP58111725 A JP 58111725A JP 11172583 A JP11172583 A JP 11172583A JP H0439628 B2 JPH0439628 B2 JP H0439628B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- timing signal
- circuit
- open data
- open
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
<発明の背景>
この発明は例えば半導体集積回路を試験するた
めに用いられ、基準タイミング信号に対し位相の
異なる各種のタイミング信号を発生させるように
したタイミング信号発生装置に関する。
めに用いられ、基準タイミング信号に対し位相の
異なる各種のタイミング信号を発生させるように
したタイミング信号発生装置に関する。
例えば半導体集積回路等の論理回路を試験する
場合には、所定の周期で繰り返し発生される基準
タイミング信号に対し位相の異なる各種のタイミ
ング信号を発生させて被試験論理回路に印加する
必要がある。このようなタイミング信号発生装置
の従来の構成例を第1図に示す。この例では基準
タイミング信号の周期よりも大きな位相のタイミ
ング信号を高分解能で得るために遅延データを複
数に空間分解するようにしており、この図の場合
には4個に分解する場合を示している。
場合には、所定の周期で繰り返し発生される基準
タイミング信号に対し位相の異なる各種のタイミ
ング信号を発生させて被試験論理回路に印加する
必要がある。このようなタイミング信号発生装置
の従来の構成例を第1図に示す。この例では基準
タイミング信号の周期よりも大きな位相のタイミ
ング信号を高分解能で得るために遅延データを複
数に空間分解するようにしており、この図の場合
には4個に分解する場合を示している。
第1図において16はタイミング形成回路であ
り、端子44から与えられた基準タイミング信号
を基準とし、端子45から与えられたクロツク信
号に同期した各種の位相を有するタイミング信号
を発生する。このタイミング形成回路の具体例に
ついては、例えば特願昭57−97415に詳述されて
いる。17は微少遅延回路であり、与えられた遅
延データに基づいてタイミング形成回路16によ
り形成されたタイミング信号に、クロツク周期よ
りも小さい時間の微少遅延を与えることにより、
クロツク周期よりも小さい時間の分解能のタイミ
ング信号を端子46に発生する。21〜24はD
型フリツプフロツプであり、端子41からの遅延
データがD端子に共通に与えられている。11は
デコーダであり、端子42,43から供給された
選択信号により、D型フリツプフロツプ21〜2
4のうちから1つを選択し、端子44から印加さ
れた基準タイミング信号により定まるタイミング
で、その選択された1のフリツプフロツプのクロ
ツク端子にクロツク信号を供給する。31はマル
チプレクサであり、カウンタ15から与えられた
選択信号により、フリツプフロツプ21〜24か
らの遅延データの1つを選択して微少遅延回路1
7に供給する。カウンタ15には微少遅延回路1
7からのタイミング信号が与えられ、このタイミ
ング信号を計数することにより、マルチプレクサ
31に供給する選択信号を歩進する。
り、端子44から与えられた基準タイミング信号
を基準とし、端子45から与えられたクロツク信
号に同期した各種の位相を有するタイミング信号
を発生する。このタイミング形成回路の具体例に
ついては、例えば特願昭57−97415に詳述されて
いる。17は微少遅延回路であり、与えられた遅
延データに基づいてタイミング形成回路16によ
り形成されたタイミング信号に、クロツク周期よ
りも小さい時間の微少遅延を与えることにより、
クロツク周期よりも小さい時間の分解能のタイミ
ング信号を端子46に発生する。21〜24はD
型フリツプフロツプであり、端子41からの遅延
データがD端子に共通に与えられている。11は
デコーダであり、端子42,43から供給された
選択信号により、D型フリツプフロツプ21〜2
4のうちから1つを選択し、端子44から印加さ
れた基準タイミング信号により定まるタイミング
で、その選択された1のフリツプフロツプのクロ
ツク端子にクロツク信号を供給する。31はマル
チプレクサであり、カウンタ15から与えられた
選択信号により、フリツプフロツプ21〜24か
らの遅延データの1つを選択して微少遅延回路1
7に供給する。カウンタ15には微少遅延回路1
7からのタイミング信号が与えられ、このタイミ
ング信号を計数することにより、マルチプレクサ
31に供給する選択信号を歩進する。
この従来のタイミング信号発生装置の動作を第
2図を用いて説明する。基準タイミング信号10
4が端子44から所定の周期でタイミング形成回
路16に与えられ、このタイミング形成回路16
により各基準タイミング信号に対応した各種のタ
イミング信号106が、端子45よりのクロツク
105に同期して出力される。基準タイミング信
号104と同一周期のタイムスロツトで遅延デー
タ101が端子41からフリツプフロツプ21〜
24に与えられ、端子42,43からの選択信号
102,103により選択されたフリツプフロツ
プに基準タイミング信号に基づくタイミングで取
り込まれる。すなわち遅延データD1、D2、D3…
…は1タイムスロツト毎に分割されて各フリツプ
フロツプ21〜24に取り込まれ、各フリツプフ
ロツプ21〜24の出力データ107,108,
109,110は図のように1タイムスロツトず
つ位相が異なり、かつ4タイムスロツト長の有効
期間を有するデータとなる。この4個に空間分割
された遅延データはマルチプレクサ31に与えら
れ、ここでカウンタ15からの選択信号115,
116により、そのうちの1個の遅延データが順
次選択されて微少遅延回路17に与えられ、この
遅延データに基づいてタイミング形成回路16か
らのタイミング信号106に微少遅延を付加し
て、高分解能のタイミング信号111を発生す
る。
2図を用いて説明する。基準タイミング信号10
4が端子44から所定の周期でタイミング形成回
路16に与えられ、このタイミング形成回路16
により各基準タイミング信号に対応した各種のタ
イミング信号106が、端子45よりのクロツク
105に同期して出力される。基準タイミング信
号104と同一周期のタイムスロツトで遅延デー
タ101が端子41からフリツプフロツプ21〜
24に与えられ、端子42,43からの選択信号
102,103により選択されたフリツプフロツ
プに基準タイミング信号に基づくタイミングで取
り込まれる。すなわち遅延データD1、D2、D3…
…は1タイムスロツト毎に分割されて各フリツプ
フロツプ21〜24に取り込まれ、各フリツプフ
ロツプ21〜24の出力データ107,108,
109,110は図のように1タイムスロツトず
つ位相が異なり、かつ4タイムスロツト長の有効
期間を有するデータとなる。この4個に空間分割
された遅延データはマルチプレクサ31に与えら
れ、ここでカウンタ15からの選択信号115,
116により、そのうちの1個の遅延データが順
次選択されて微少遅延回路17に与えられ、この
遅延データに基づいてタイミング形成回路16か
らのタイミング信号106に微少遅延を付加し
て、高分解能のタイミング信号111を発生す
る。
すなわち、基準タイミング信号R1を基準にし
てタイミング信号M1を発生させる場合には、選
択信号115,116が共に低レベルなので、フ
リツプフロツプ21の出力107がマルチプレク
サ31により選択されて、遅延データD1が微少
遅延回路17に与えられる。微少遅延回路17は
遅延データD1に基づいて、タイミング形成回路
16からのタイミング信号L1を、微少時間dだ
け遅延させたタイミング信号M1を出力する。タ
イミングM1によりカウンタ15が歩進されて選
択信号115が高レベルとなり、フリツプフロツ
プ22の出力108がマルチプレクサ31により
選択されて、遅延データD2が微少遅延回路17
に与えられる。これにより基準タイミング信号
R2に対応するタイミング信号L2に、遅延データ
D2により定まる微少遅延を付加したタイミング
信号M2が出力される。この動作が順次繰り返さ
れることにより、クロツク105の分解能よりも
高い分解能のタイミング信号を得ることができ
る。さらにこのタイミング信号発生装置では、発
生したいタイミング信号が基準タイミング信号か
らその基準タイミング信号の1タイムスロツト分
の時間よりも遅延している場合、例えば図中の基
準タイミング信号R2に対応するタイミング信号
M2のような場合であつても、遅延データが1タ
イムスロツト毎に空間分割されて1タイムスロツ
ト以上の時間にわたり保持されているので、支障
なくタイミング信号を得ることができる。
てタイミング信号M1を発生させる場合には、選
択信号115,116が共に低レベルなので、フ
リツプフロツプ21の出力107がマルチプレク
サ31により選択されて、遅延データD1が微少
遅延回路17に与えられる。微少遅延回路17は
遅延データD1に基づいて、タイミング形成回路
16からのタイミング信号L1を、微少時間dだ
け遅延させたタイミング信号M1を出力する。タ
イミングM1によりカウンタ15が歩進されて選
択信号115が高レベルとなり、フリツプフロツ
プ22の出力108がマルチプレクサ31により
選択されて、遅延データD2が微少遅延回路17
に与えられる。これにより基準タイミング信号
R2に対応するタイミング信号L2に、遅延データ
D2により定まる微少遅延を付加したタイミング
信号M2が出力される。この動作が順次繰り返さ
れることにより、クロツク105の分解能よりも
高い分解能のタイミング信号を得ることができ
る。さらにこのタイミング信号発生装置では、発
生したいタイミング信号が基準タイミング信号か
らその基準タイミング信号の1タイムスロツト分
の時間よりも遅延している場合、例えば図中の基
準タイミング信号R2に対応するタイミング信号
M2のような場合であつても、遅延データが1タ
イムスロツト毎に空間分割されて1タイムスロツ
ト以上の時間にわたり保持されているので、支障
なくタイミング信号を得ることができる。
しかしながらこの従来のタイミング信号発生装
置では、ある基準タイミング信号については対応
するタイミング信号を発生させない場合、例えば
第2図において基準タイミング信号R3に対応す
るタイミング信号L3、M3を発生させない設定を
する場合には、その後の動作を正常に行なうこと
ができない。すなわちこのタイミング信号発生装
置では、タイミング信号111によりカウンタ1
5を歩進させて次のタイミング信号についての遅
延データを選択するようにしているため、例えば
タイミング信号M3を発生させない場合には、次
のタイミング信号M4に用いる遅延データD4が選
択されず遅延データD3が微少遅延回路17に与
えられたままとなつており、選択順序にくるいが
生じるため、以後の動作が正常に行なわれなくな
る。
置では、ある基準タイミング信号については対応
するタイミング信号を発生させない場合、例えば
第2図において基準タイミング信号R3に対応す
るタイミング信号L3、M3を発生させない設定を
する場合には、その後の動作を正常に行なうこと
ができない。すなわちこのタイミング信号発生装
置では、タイミング信号111によりカウンタ1
5を歩進させて次のタイミング信号についての遅
延データを選択するようにしているため、例えば
タイミング信号M3を発生させない場合には、次
のタイミング信号M4に用いる遅延データD4が選
択されず遅延データD3が微少遅延回路17に与
えられたままとなつており、選択順序にくるいが
生じるため、以後の動作が正常に行なわれなくな
る。
このように従来のタイミング信号発生装置で
は、上記のようにある基準タイミング信号に対応
するタイミング信号を発生しない(オープンにす
る)で他のタイミング信号を発生させるような設
定ができない欠点があつた。
は、上記のようにある基準タイミング信号に対応
するタイミング信号を発生しない(オープンにす
る)で他のタイミング信号を発生させるような設
定ができない欠点があつた。
<発明の目的>
この発明は上記のような欠点を除去し、タイミ
ング信号がオープンであつても動作に支障をきた
さないタイミング信号発生装置を提供しようとす
るものである。
ング信号がオープンであつても動作に支障をきた
さないタイミング信号発生装置を提供しようとす
るものである。
<発明の概要>
この発明によれば、ある基準タイミング信号に
対応するタイミング信号を発生しない旨を示す信
号(オープンデータ)が、その基準タイミングに
対応するタイムスロツト毎に与えられる。このオ
ープンデータはオープンデータ分割回路により遅
延データの場合と同様にn個の空間に分割されて
保持される。空間分割されたオープンデータはマ
ルチプレクサに与えられ、選択信号発生回路から
の選択信号により1のオープンデータが選択され
て取り出される。この取り出されたオープンデー
タにより、そのオープンデータを分割保持してい
るオープンデータ分割回路をリセツトするととも
に、選択信号発生回路を歩進させて次のタイミン
グ信号対する遅延データを出力させる。
対応するタイミング信号を発生しない旨を示す信
号(オープンデータ)が、その基準タイミングに
対応するタイムスロツト毎に与えられる。このオ
ープンデータはオープンデータ分割回路により遅
延データの場合と同様にn個の空間に分割されて
保持される。空間分割されたオープンデータはマ
ルチプレクサに与えられ、選択信号発生回路から
の選択信号により1のオープンデータが選択され
て取り出される。この取り出されたオープンデー
タにより、そのオープンデータを分割保持してい
るオープンデータ分割回路をリセツトするととも
に、選択信号発生回路を歩進させて次のタイミン
グ信号対する遅延データを出力させる。
従つてある基準タイミング信号に対応するタイ
ミング信号が発生されない場合であつても、その
発生されない事を示すオープンデータが出力さ
れ、そのオープンデータにより選択信号発生回路
が歩進されて次の選択信号を発生するため、次の
基準タイミング信号に対応するタイミング信号を
遅延させるための遅延データが取り出されて微少
遅延回路に与えられる。このようにしてこの発明
によれば、タイミング信号が欠ける場合であつて
も支障なく次のタイミング信号を発生させること
ができる。
ミング信号が発生されない場合であつても、その
発生されない事を示すオープンデータが出力さ
れ、そのオープンデータにより選択信号発生回路
が歩進されて次の選択信号を発生するため、次の
基準タイミング信号に対応するタイミング信号を
遅延させるための遅延データが取り出されて微少
遅延回路に与えられる。このようにしてこの発明
によれば、タイミング信号が欠ける場合であつて
も支障なく次のタイミング信号を発生させること
ができる。
<発明の実施例>
この発明の一実施例の構成を第3図に示す。こ
の例では第1図の場合と同様に、遅延データを4
個に空間分割する場合を示している。第3図にお
いて、第1図と共通部分は同一番号で表示してい
る。図中25〜28はD型フリツプフロツプであ
り、それぞれのD端子には端子47からのオープ
ンデータが共通に与えられている。21〜24は
第1図と同様にフリツプフロツプであり端子41
からの遅延データが共通に与えられている。これ
らD型フリツプフロツプ21〜28はラツチ回路
で置き換えてもよい。デコーダ11は端子42,
43からの選択信号に基づいて端子44から印加
される基準タイミング信号を一対のフリツプフロ
ツプ25,21,26,22,27,23、2
8,24にそれぞれ振り分けてクロツク信号とし
て供給する。
の例では第1図の場合と同様に、遅延データを4
個に空間分割する場合を示している。第3図にお
いて、第1図と共通部分は同一番号で表示してい
る。図中25〜28はD型フリツプフロツプであ
り、それぞれのD端子には端子47からのオープ
ンデータが共通に与えられている。21〜24は
第1図と同様にフリツプフロツプであり端子41
からの遅延データが共通に与えられている。これ
らD型フリツプフロツプ21〜28はラツチ回路
で置き換えてもよい。デコーダ11は端子42,
43からの選択信号に基づいて端子44から印加
される基準タイミング信号を一対のフリツプフロ
ツプ25,21,26,22,27,23、2
8,24にそれぞれ振り分けてクロツク信号とし
て供給する。
31はマルチプレクサであり、フリツプフロツ
プ21〜24により分割されて保持された遅延デ
ータのうちの1つを、カウンタ15より発生され
た選択信号に基づいて選択して取り出し、微少遅
延回路17に与える。微少遅延回路17は与えら
れた遅延データに基づいて、タイミング形成回路
16により形成されたタイミング信号に微少遅延
を加えて、高分解能のタイミング信号を出力す
る。32はマルチプレクサであり、フリツプフロ
ツプ25〜28に分割されて保持されたオープン
データのうちの1つを、カンウタ15より発生さ
れた選択信号に基づいて選択して出力する。12
はデコーダであり、マルチプレクサ32より出力
されたオープンデータを、カウンタ15より発生
された選択信号に基づいて、各フリツプフロツプ
25〜28に振り分けてリセツト信号として供給
する。
プ21〜24により分割されて保持された遅延デ
ータのうちの1つを、カウンタ15より発生され
た選択信号に基づいて選択して取り出し、微少遅
延回路17に与える。微少遅延回路17は与えら
れた遅延データに基づいて、タイミング形成回路
16により形成されたタイミング信号に微少遅延
を加えて、高分解能のタイミング信号を出力す
る。32はマルチプレクサであり、フリツプフロ
ツプ25〜28に分割されて保持されたオープン
データのうちの1つを、カンウタ15より発生さ
れた選択信号に基づいて選択して出力する。12
はデコーダであり、マルチプレクサ32より出力
されたオープンデータを、カウンタ15より発生
された選択信号に基づいて、各フリツプフロツプ
25〜28に振り分けてリセツト信号として供給
する。
13はOR回路であり、微少遅延回路17から
出力されたタイミング信号とマルチプレクサ32
から出力されたオープンデータとを、カウンタ1
5に供給し、カウンタ15の計数を歩進させる。
出力されたタイミング信号とマルチプレクサ32
から出力されたオープンデータとを、カウンタ1
5に供給し、カウンタ15の計数を歩進させる。
この実施例の動作を第4図を参照して説明す
る。第4図においては基準タイミング信号R3に
対応するタイミング信号を発生しない場合の動作
を示している。タイミング形成回路16は端子4
4から与えられた基準タイミング信号104と端
子45から与えられたクロツク105とにより、
クロツク周期の分解能を持つタイミング信号10
6を発生して微少遅延回路17に伝える。このと
き基準タイミング信号R3に対応するタイミング
信号は発生されない。端子41から遅延データ1
01が各フリツプフロツプ21〜24に共通に与
えられ、そのタイムスロツト毎の各遅延データ
D1、D2、D3……は、選択信号102,103に
より選択された各フリツプフロツプに基準タイミ
ング信号により定まるタイミングで取り込まれ
る。従つて遅延データ101は1タイムスロツト
毎に空間分割されてフリツプフロツプ21〜24
に取り込まれ、その各フリツプフロツプに取り込
まれた遅延データ107,108,109,11
0は互いに1タイムスロツトずつ開始位相が異な
り、かつ4タイムスロツト長の有効期間を有する
データとなる。
る。第4図においては基準タイミング信号R3に
対応するタイミング信号を発生しない場合の動作
を示している。タイミング形成回路16は端子4
4から与えられた基準タイミング信号104と端
子45から与えられたクロツク105とにより、
クロツク周期の分解能を持つタイミング信号10
6を発生して微少遅延回路17に伝える。このと
き基準タイミング信号R3に対応するタイミング
信号は発生されない。端子41から遅延データ1
01が各フリツプフロツプ21〜24に共通に与
えられ、そのタイムスロツト毎の各遅延データ
D1、D2、D3……は、選択信号102,103に
より選択された各フリツプフロツプに基準タイミ
ング信号により定まるタイミングで取り込まれ
る。従つて遅延データ101は1タイムスロツト
毎に空間分割されてフリツプフロツプ21〜24
に取り込まれ、その各フリツプフロツプに取り込
まれた遅延データ107,108,109,11
0は互いに1タイムスロツトずつ開始位相が異な
り、かつ4タイムスロツト長の有効期間を有する
データとなる。
端子47から、ある基準タイミング信号につい
ては対応するタイミング信号を発生させないこと
を示すオープンデータ120が与えられ、各フリ
ツプフロツプ25〜28に共通に加えられる。こ
のオープンデータは遅延データの場合と同様に選
択信号102,103により選択されたフリツプ
フロツプに、基準タイミング信号により定まるタ
イミングで取り込まれる。この例では基準タイミ
ング信号R3に対応するタイミング信号を発生さ
せないものとしているため、R3に対応するタイ
ムスロツトのときオープンデータ120が高レベ
ルとなる。従つてオープンデータ120は基準タ
イミング信号R3のタイミングでフリツプフロツ
プ27に取り込まれ、その出力121は高レベル
となる。
ては対応するタイミング信号を発生させないこと
を示すオープンデータ120が与えられ、各フリ
ツプフロツプ25〜28に共通に加えられる。こ
のオープンデータは遅延データの場合と同様に選
択信号102,103により選択されたフリツプ
フロツプに、基準タイミング信号により定まるタ
イミングで取り込まれる。この例では基準タイミ
ング信号R3に対応するタイミング信号を発生さ
せないものとしているため、R3に対応するタイ
ムスロツトのときオープンデータ120が高レベ
ルとなる。従つてオープンデータ120は基準タ
イミング信号R3のタイミングでフリツプフロツ
プ27に取り込まれ、その出力121は高レベル
となる。
カウンタ15より発生された選択信号115,
116はマルチプレクサ31,32、デコーダ1
2に共通に与えられている。動作開始時には選択
信号115,116が共に低レベルであるため、
マルチプレクサ31はフリツプフロツプ21に保
持されている出力データ107を選択して微少遅
延回路17に与える。従つて基準タイミング信号
R1に対応する遅延データD1が微少遅延回路17
に与えられることにより、微少遅延回路17はタ
イミング形成回路16により形成されたタイミン
グ信号106中のL1に対し、遅延データD1によ
り定まる微少遅延を付加したタイミング信号M1
を発生する。タイミング信号M1は端子46から
出力されるとともにOR回路13を経由してカウ
ンタ15に印加され計数される。このため選択信
号115が高レベルとなり、マルチプレクサ31
はフリツプフロツプ22の出力108を選択し
て、遅延データD2を微少遅延回路17に与える。
微少遅延回路17は、タイミング形成回路16か
らのタイミング信号L2に、遅延データD2により
定まる微少遅延を付加したタイミング信号M2を
発生する。タイミング信号M2によりカウンタ1
5が歩進され、次の選択信号115,116を発
生する。
116はマルチプレクサ31,32、デコーダ1
2に共通に与えられている。動作開始時には選択
信号115,116が共に低レベルであるため、
マルチプレクサ31はフリツプフロツプ21に保
持されている出力データ107を選択して微少遅
延回路17に与える。従つて基準タイミング信号
R1に対応する遅延データD1が微少遅延回路17
に与えられることにより、微少遅延回路17はタ
イミング形成回路16により形成されたタイミン
グ信号106中のL1に対し、遅延データD1によ
り定まる微少遅延を付加したタイミング信号M1
を発生する。タイミング信号M1は端子46から
出力されるとともにOR回路13を経由してカウ
ンタ15に印加され計数される。このため選択信
号115が高レベルとなり、マルチプレクサ31
はフリツプフロツプ22の出力108を選択し
て、遅延データD2を微少遅延回路17に与える。
微少遅延回路17は、タイミング形成回路16か
らのタイミング信号L2に、遅延データD2により
定まる微少遅延を付加したタイミング信号M2を
発生する。タイミング信号M2によりカウンタ1
5が歩進され、次の選択信号115,116を発
生する。
従つてマルチプレクサ31より遅延データD3
が選択されて微少遅延回路17に与えられると同
時に、マルチプレクサ32によりフリツプフロツ
プ27に保持されているオープンデータ121が
選択されて出力される(122)。この出力されたオ
ープンデータ122はデコーダ12に与えられる
とともに、OR回路13を経由してカウンタ15
に与えられる。デコーダ12はカウンタ15から
の選択信号に基づいて、オープンデータ122の
タイミングでリセツト信号をフリツプフロツプ2
7のリセツト端子に供給する。このためフリツプ
フロツプ27の出力121は低レベルとなる。同時
にカウンタ15に印加されたオープンデータ12
2により選択信号115,116が次の状態に進
み、基準タイミング信号R4に対応する遅延デー
タD4がマルチプレクサ31により選択されて微
少遅延回路17に与えられる。この場合において
デコーダ12からフリツプフロツプ27に対する
リセツト信号を発生するタイミングは、オープン
データ122がOR回路を経由してカウンタ15
に与えられ選択信号115,116が変化するタ
イミングよりも早いことを前提としている。OR
回路13、カウンタ15の動作遅延時間のためで
ある。リセツト信号が出力されるよりも早く選択
信号115,116が変化すると、リセツト信号
が次のフリツプフロツプ28に印加されてしま
い、実際上フリツプフロツプ27のリセツトがで
きなくなる。この動作を確実に行うためには例え
ばマルチプレクサ32とOR回路13の間に遅延
回路を挿入してもよい。
が選択されて微少遅延回路17に与えられると同
時に、マルチプレクサ32によりフリツプフロツ
プ27に保持されているオープンデータ121が
選択されて出力される(122)。この出力されたオ
ープンデータ122はデコーダ12に与えられる
とともに、OR回路13を経由してカウンタ15
に与えられる。デコーダ12はカウンタ15から
の選択信号に基づいて、オープンデータ122の
タイミングでリセツト信号をフリツプフロツプ2
7のリセツト端子に供給する。このためフリツプ
フロツプ27の出力121は低レベルとなる。同時
にカウンタ15に印加されたオープンデータ12
2により選択信号115,116が次の状態に進
み、基準タイミング信号R4に対応する遅延デー
タD4がマルチプレクサ31により選択されて微
少遅延回路17に与えられる。この場合において
デコーダ12からフリツプフロツプ27に対する
リセツト信号を発生するタイミングは、オープン
データ122がOR回路を経由してカウンタ15
に与えられ選択信号115,116が変化するタ
イミングよりも早いことを前提としている。OR
回路13、カウンタ15の動作遅延時間のためで
ある。リセツト信号が出力されるよりも早く選択
信号115,116が変化すると、リセツト信号
が次のフリツプフロツプ28に印加されてしま
い、実際上フリツプフロツプ27のリセツトがで
きなくなる。この動作を確実に行うためには例え
ばマルチプレクサ32とOR回路13の間に遅延
回路を挿入してもよい。
このようにして基準タイミング信号R3に対応
するタイミング信号を発生しない場合には、タイ
ミング信号によつてカウンタ15は歩進しない
が、マルチプレクサ32から出力されるオープン
データによつて歩進されるため、次の遅延データ
D4が微少遅延回路17に与えられ、次のタイミ
ング信号M4を発生し得るようになる。以後同様
にしてタイミング信号M5、M6……が発生され
る。この実施例においてオープンデータを保持し
ているフリツプフロツプをマルチプレクサ32か
らの出力122よりリセツトする目的は、オープ
ンデータが2以上のタイムスロツトにわたつ連続
している場合であつても動作に支障をきたさない
ようにするためである。すなわち、連続する2以
上の基準タイミング信号にそれぞれ対応するタイ
ミング信号を発生しないように設定する場合に
は、オープンデータが対応する2以上のタイムス
ロツトにわたり高レベルになつており、オープン
データを空間分割して保持するフリツプフロツプ
25〜28の対応するフリツプフロツプの出力に
高レベルが保持される。各フリツプフロツプはリ
セツト信号が与えられない場合には、4タイムス
ロツトの時間オープンデータを保持する。従つて
マルチプレクサ32の選択出力122は、オープ
ンデータを保持するフリツプフロツプの出力の選
択を切り換えても高レベルのままになり、カウン
タ15の計数が歩進されないため、以後の遅延デ
ータの選択順序が正常でなくなる。このためこの
実施例では、オープンデータを保持しているフリ
ツプフロツプを、そのオープンデータがマルチプ
レクサ32により選択されて出力されたときリセ
ツトするようにしている。
するタイミング信号を発生しない場合には、タイ
ミング信号によつてカウンタ15は歩進しない
が、マルチプレクサ32から出力されるオープン
データによつて歩進されるため、次の遅延データ
D4が微少遅延回路17に与えられ、次のタイミ
ング信号M4を発生し得るようになる。以後同様
にしてタイミング信号M5、M6……が発生され
る。この実施例においてオープンデータを保持し
ているフリツプフロツプをマルチプレクサ32か
らの出力122よりリセツトする目的は、オープ
ンデータが2以上のタイムスロツトにわたつ連続
している場合であつても動作に支障をきたさない
ようにするためである。すなわち、連続する2以
上の基準タイミング信号にそれぞれ対応するタイ
ミング信号を発生しないように設定する場合に
は、オープンデータが対応する2以上のタイムス
ロツトにわたり高レベルになつており、オープン
データを空間分割して保持するフリツプフロツプ
25〜28の対応するフリツプフロツプの出力に
高レベルが保持される。各フリツプフロツプはリ
セツト信号が与えられない場合には、4タイムス
ロツトの時間オープンデータを保持する。従つて
マルチプレクサ32の選択出力122は、オープ
ンデータを保持するフリツプフロツプの出力の選
択を切り換えても高レベルのままになり、カウン
タ15の計数が歩進されないため、以後の遅延デ
ータの選択順序が正常でなくなる。このためこの
実施例では、オープンデータを保持しているフリ
ツプフロツプを、そのオープンデータがマルチプ
レクサ32により選択されて出力されたときリセ
ツトするようにしている。
以上のようにこの発明によればある基準タイミ
ング信号に対応するタイミング信号を発生しない
場合であつても他のタイミング信号を支障なく発
生させることができる。
ング信号に対応するタイミング信号を発生しない
場合であつても他のタイミング信号を支障なく発
生させることができる。
第1図は従来のタイミング信号発生装置の構成
を示すブロツク図、第2図は第1図に示すタイミ
ング信号発生装置の動作を説明するためのタイム
チヤート、第3図はこの発明によるタイミング信
号発生装置の一実施例の構成を示すブロツク図、
第4図は第3図に示したタイミング信号発生装置
の動作を説明するためのタイムチヤートである。 11,12;デコーダ、21〜28;D型フリ
ツプフロツプ、31,32;マルチプレクサ、1
5;カウンタ、16;タイミング形成回路、1
7;微少遅延回路。
を示すブロツク図、第2図は第1図に示すタイミ
ング信号発生装置の動作を説明するためのタイム
チヤート、第3図はこの発明によるタイミング信
号発生装置の一実施例の構成を示すブロツク図、
第4図は第3図に示したタイミング信号発生装置
の動作を説明するためのタイムチヤートである。 11,12;デコーダ、21〜28;D型フリ
ツプフロツプ、31,32;マルチプレクサ、1
5;カウンタ、16;タイミング形成回路、1
7;微少遅延回路。
Claims (1)
- 【特許請求の範囲】 1 規準タイミング信号に対してクロツクに同期
したタイミングで形成されたタイミング信号につ
いて、タイムスロツト毎に発生された遅延データ
に基づいて微小遅延を与えることにより、高分解
能のタイミング信号を得るようにしたタイミング
信号発生装置において、 A 遅延データをその1タイムスロツトずつ位相
の異なるn個(nは2以上の整数)の空間に分
割し、且つnタイムスロツトの有効期間を有す
るデータに変換するデータ分割回路と、 B 所定の基準タイミング信号についてはその基
準タイミング信号に対応するタイミング信号を
発生しないことを示すデータ(以下「オープン
データ」という)を、1タイムスロツトずつ位
相の異なるn個の空間に分割して保持するオー
プンデータ分割回路と、 C 上記データ分割回路によりn個に空間分割さ
れた遅延データ中の1を選択する遅延データ選
択回路と、 D 上記オープンデータ分割回路によりn個に空
間分割されたオープンデータ中の1を選択する
オープンデータ選択回路と、 E そのオープンデータ選択回路により選択され
たオープンデータにより、その選択されたオー
プンデータを発生しているオープンデータ分割
回路を選択してリセツトするリセツト回路と、 F 上記オープンデータ選択回路により選択され
たオープンデータを一端とし、上記微小遅延回
路からの出力を一端とするOR回路と、 G 上記OR回路の出力により、上記遅延データ
選択回路、上記オープンデータ選択回路、上記
リセツト回路の各選択を歩進させる選択信号発
生回路と、 を有することを特徴とするタイミング信号発生装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58111725A JPS603568A (ja) | 1983-06-21 | 1983-06-21 | タイミング信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58111725A JPS603568A (ja) | 1983-06-21 | 1983-06-21 | タイミング信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS603568A JPS603568A (ja) | 1985-01-09 |
JPH0439628B2 true JPH0439628B2 (ja) | 1992-06-30 |
Family
ID=14568581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58111725A Granted JPS603568A (ja) | 1983-06-21 | 1983-06-21 | タイミング信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS603568A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0752824B2 (ja) * | 1987-03-16 | 1995-06-05 | 日本電気株式会社 | 集積回路 |
-
1983
- 1983-06-21 JP JP58111725A patent/JPS603568A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS603568A (ja) | 1985-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7180336B2 (en) | Glitch-free clock switching apparatus | |
JPH05289770A (ja) | 同期装置及び同期方法 | |
US20050036577A1 (en) | Systems for synchronizing resets in multi-clock frequency applications | |
JPH0439628B2 (ja) | ||
US5521952A (en) | Pulse counter circuit and pulse signal changeover circuit therefor | |
JP4190217B2 (ja) | クロック生成装置及びオーディオデータ処理装置 | |
JPS61140221A (ja) | タイミング発生回路 | |
JP3329081B2 (ja) | Dutの良否判定回路 | |
JPH07168652A (ja) | 同期リセット回路 | |
US6885714B1 (en) | Independently roving range control | |
JP2792759B2 (ja) | 同期クロック発生回路 | |
JP3147129B2 (ja) | タイミング発生装置 | |
JPH11125660A (ja) | 半導体試験装置用タイミング発生器 | |
JP2877433B2 (ja) | 波形生成回路 | |
JP2929837B2 (ja) | 信号同期回路 | |
JPH0738398A (ja) | クロック切替回路 | |
JP2692071B2 (ja) | 位相同期パルス発生回路 | |
KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
JPH0380646A (ja) | 擬似乱数加算回路 | |
JP2586340B2 (ja) | 試験信号挿入回路 | |
JPH0256855B2 (ja) | ||
JPH08330932A (ja) | 同期回路制御装置 | |
JPH04207216A (ja) | 非重複2相クロック発生回路 | |
JPH10311870A (ja) | タイミング発生器 |