JPH0256855B2 - - Google Patents
Info
- Publication number
- JPH0256855B2 JPH0256855B2 JP57157453A JP15745382A JPH0256855B2 JP H0256855 B2 JPH0256855 B2 JP H0256855B2 JP 57157453 A JP57157453 A JP 57157453A JP 15745382 A JP15745382 A JP 15745382A JP H0256855 B2 JPH0256855 B2 JP H0256855B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- signal
- clock supply
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は夫々が多相クロツクを供給する複数の
クロツク供給回路間の同期をとる方式に関するも
のである。
クロツク供給回路間の同期をとる方式に関するも
のである。
ｍ個の多相クロツク供給回路を用いる場合、多
相クロツクの夫々はｍ個の多相クロツク供給回路
全てに渡つて同期されたクロツクである必要があ
る。各多相クロツク供給回路は通常基本クロツク
を分周するための分周回路を基本クロツクおよび
分周回路の出力を利用して位相が異なる複数のク
ロツク（すなわち、多相クロツク）生成するため
のゲート回路とを含んで構成される。
相クロツクの夫々はｍ個の多相クロツク供給回路
全てに渡つて同期されたクロツクである必要があ
る。各多相クロツク供給回路は通常基本クロツク
を分周するための分周回路を基本クロツクおよび
分周回路の出力を利用して位相が異なる複数のク
ロツク（すなわち、多相クロツク）生成するため
のゲート回路とを含んで構成される。
従来の、このような多相クロツク供給回路にお
けるクロツク位相間の同期をとる方式の一例を第
１図に示す。第１図において、ｍ個の多相クロツ
ク供給回路１乃至ｍは基本クロツク入力端子５お
よび内部の分周回路の初期値設定端子６をそれぞ
れを有する。これらクロツク入力端子５には基本
クロツク１２が共通に供給され、端子６には初期
値設定信号発生回路７から信号１０が共通に供給
されている。すなわち、第１図の構成は、信号１
０を共通に与えることにより各多相クロツク供給
回路内の分周回路に所定の初期値を設定すること
により各出力クロツクの位相を同期させるもので
ある。しかしながら、この方式ではｍ個の多相ク
ロツク供給回路１乃至ｍに共通に初期値設定信号
１０を与えるために専用の信号発生回路７を必要
とし、部品点数の減少、消費電力の低減を目指す
回路方式にとつては不都合である。又、１つの共
通な信号１０自体分周回路の初期値を決定するの
みの効果をもつ信号であると、時間経過に伴なつ
て発生する同期はずれに対し、同期を復帰させる
働きは望めない。
けるクロツク位相間の同期をとる方式の一例を第
１図に示す。第１図において、ｍ個の多相クロツ
ク供給回路１乃至ｍは基本クロツク入力端子５お
よび内部の分周回路の初期値設定端子６をそれぞ
れを有する。これらクロツク入力端子５には基本
クロツク１２が共通に供給され、端子６には初期
値設定信号発生回路７から信号１０が共通に供給
されている。すなわち、第１図の構成は、信号１
０を共通に与えることにより各多相クロツク供給
回路内の分周回路に所定の初期値を設定すること
により各出力クロツクの位相を同期させるもので
ある。しかしながら、この方式ではｍ個の多相ク
ロツク供給回路１乃至ｍに共通に初期値設定信号
１０を与えるために専用の信号発生回路７を必要
とし、部品点数の減少、消費電力の低減を目指す
回路方式にとつては不都合である。又、１つの共
通な信号１０自体分周回路の初期値を決定するの
みの効果をもつ信号であると、時間経過に伴なつ
て発生する同期はずれに対し、同期を復帰させる
働きは望めない。
したがつて、本発明の目的は専用の回路を必要
とすることなく分周回路をもつ複数の多相クロツ
ク供給回路のクロツク相間同期をとる方式を提供
することにある。
とすることなく分周回路をもつ複数の多相クロツ
ク供給回路のクロツク相間同期をとる方式を提供
することにある。
本発明による多相クロツク位相同期方式は、
夫々が、基本クロツクを分周する分周回路と、そ
の分周出力を利用して位相が異なる複数のクロツ
クを生成するゲート手段と、初期値設定信号に応
答して前記分周回路に所定の初期値を設定する手
段とを有する複数の多相クロツク供給回路を備
え、前記複数のクロツクの中から選択したクロツ
クが前段の多相クロツク供給回路から次の段の多
相クロツク供給回路に前記初期値設定信号として
供給されるように、前記複数の多相クロツク供給
回路を縦属接続したことを特徴とする。
夫々が、基本クロツクを分周する分周回路と、そ
の分周出力を利用して位相が異なる複数のクロツ
クを生成するゲート手段と、初期値設定信号に応
答して前記分周回路に所定の初期値を設定する手
段とを有する複数の多相クロツク供給回路を備
え、前記複数のクロツクの中から選択したクロツ
クが前段の多相クロツク供給回路から次の段の多
相クロツク供給回路に前記初期値設定信号として
供給されるように、前記複数の多相クロツク供給
回路を縦属接続したことを特徴とする。
次に、本発明の実施例を図面を参照して詳述す
る。
る。
第２図は本発明の一実施例を示すブロツク図で
ある。ｍ個の多相クロツク供給回路１１乃至１ｍ
の各々は、後述から明らかなように、基本クロツ
クを分周する分周回路とその分周出力および基本
クロツクから位相が異なる複数のクロツク（すな
わち、多相クロツク）を生成するゲート回路とを
有する。さらに、基本クロツク入力端子３５、上
記分周回路の分周比設定のための入力端子３６お
よび上記複数のクロツクから選択されたクロツク
を同期信号として出力する出力端子３７を有す
る。図示していないが、各回路１１乃至１ｍは上
記多相クロツクの出力端子も有する。基本クロツ
ク１２は回路１１乃至１ｍのクロツク端子３５に
共通に供給され、そして、本発明に従つて、前段
の多相クロツク供給回路の同期信号端子３７から
のクロツクを初期値設定信号、すなわち位相同期
信号として次の段の多相クロツク供給回路の分周
比設定入力端子３６に接続するようにｍ個の多相
クロツク供給回路１１乃至１ｍは縦属接続されて
いる。
ある。ｍ個の多相クロツク供給回路１１乃至１ｍ
の各々は、後述から明らかなように、基本クロツ
クを分周する分周回路とその分周出力および基本
クロツクから位相が異なる複数のクロツク（すな
わち、多相クロツク）を生成するゲート回路とを
有する。さらに、基本クロツク入力端子３５、上
記分周回路の分周比設定のための入力端子３６お
よび上記複数のクロツクから選択されたクロツク
を同期信号として出力する出力端子３７を有す
る。図示していないが、各回路１１乃至１ｍは上
記多相クロツクの出力端子も有する。基本クロツ
ク１２は回路１１乃至１ｍのクロツク端子３５に
共通に供給され、そして、本発明に従つて、前段
の多相クロツク供給回路の同期信号端子３７から
のクロツクを初期値設定信号、すなわち位相同期
信号として次の段の多相クロツク供給回路の分周
比設定入力端子３６に接続するようにｍ個の多相
クロツク供給回路１１乃至１ｍは縦属接続されて
いる。
第３図に本実施例で用いた多相クロツク供給回
路１１乃至１ｍの回路図を示す。本回路は４相ク
ロツクφ0乃至φ3を生成、供給するもので、２個
のANDゲート８１，８２、２個のNORゲート８
３，８４、２個のORゲート８５，８６、および
２個のNANDゲート８７，８８からなり端子３
５への基本クロツク１２を分周するマスタースレ
ーブＤタイプフリツプフロツプ（分周回路）と、
２個のANDゲート９０，９１および２個のNOR
ゲート９２，９３からなりフリツプフロツプの分
周出力と基本クロツク１２から４相のクロツク
φ0乃至φ3を生成して端子３８乃至４１にそれぞ
れ出力するゲート回路とから構成されている。そ
のマスタースレーブＤタイプフリツプフロツプの
初期値を設定するために、ORゲート８５および
NANDゲート８８は３入力構成とされ、それら
の一つの入力端子３６からの信号およびインバー
タ９５によるその反転信号がそれぞれ供給され
る。
路１１乃至１ｍの回路図を示す。本回路は４相ク
ロツクφ0乃至φ3を生成、供給するもので、２個
のANDゲート８１，８２、２個のNORゲート８
３，８４、２個のORゲート８５，８６、および
２個のNANDゲート８７，８８からなり端子３
５への基本クロツク１２を分周するマスタースレ
ーブＤタイプフリツプフロツプ（分周回路）と、
２個のANDゲート９０，９１および２個のNOR
ゲート９２，９３からなりフリツプフロツプの分
周出力と基本クロツク１２から４相のクロツク
φ0乃至φ3を生成して端子３８乃至４１にそれぞ
れ出力するゲート回路とから構成されている。そ
のマスタースレーブＤタイプフリツプフロツプの
初期値を設定するために、ORゲート８５および
NANDゲート８８は３入力構成とされ、それら
の一つの入力端子３６からの信号およびインバー
タ９５によるその反転信号がそれぞれ供給され
る。
マスタースレーブＤタイプフリツプフロツプ
は、端子３６からの信号がないとき、すなわち端
子３６がロウレベルのときは、基本クロツク１２
を1/2に分周し、その内部のノード３１乃至３４
には第４図に示すような信号が現われ、その結
果、クロツクφ0乃至φ3が第４図に示す位相関係
で出力されることは第３図の構成から明らかであ
る。端子３６に初期値設定信号が供給されると、
ノード３１，３２はその時点でそれぞれハイおよ
びロウレベルであつたならば強制的にロウおよび
ハイレベルに反転され、一方それぞれロウおよび
ハイレベルであつたならばそのままの状態とな
る。すなわち、端子３６への信号によつてフリツ
プフロツプのノード３１，３２の各出力はそれぞ
れロウおよびハイレベルとなるように初期値設定
される。生成された４相のクロツクφ0乃至φ1の
うち、クロツクφ1が同期信号として端子３７か
ら取り出されている。
は、端子３６からの信号がないとき、すなわち端
子３６がロウレベルのときは、基本クロツク１２
を1/2に分周し、その内部のノード３１乃至３４
には第４図に示すような信号が現われ、その結
果、クロツクφ0乃至φ3が第４図に示す位相関係
で出力されることは第３図の構成から明らかであ
る。端子３６に初期値設定信号が供給されると、
ノード３１，３２はその時点でそれぞれハイおよ
びロウレベルであつたならば強制的にロウおよび
ハイレベルに反転され、一方それぞれロウおよび
ハイレベルであつたならばそのままの状態とな
る。すなわち、端子３６への信号によつてフリツ
プフロツプのノード３１，３２の各出力はそれぞ
れロウおよびハイレベルとなるように初期値設定
される。生成された４相のクロツクφ0乃至φ1の
うち、クロツクφ1が同期信号として端子３７か
ら取り出されている。
かくして、第２図、第３図において、前段の多
相クロツク供給回路からのクロツクφ1を端子３
７から取り出し次の段の回路の端子３６に同期信
号、すなわち初期値設定信号として供給される。
相クロツク供給回路からのクロツクφ1を端子３
７から取り出し次の段の回路の端子３６に同期信
号、すなわち初期値設定信号として供給される。
かかる構成において、各多相クロツク供給回路
のクロツク位相の同期は第４図に示すタイムチヤ
ートに従つて実行される。なお、図面の簡略化の
ために、第４図には例として２段目の多相クロツ
ク供給回路１２における各部の信号波形を示して
いる。ただし、第４図の２行目の“37”は前段、
すなわち１段目の多相クロツク供給回路１１の端
子３７から取り出された同期信号φ1を示してい
る。この信号φ1は２段目の回路１２の端子３６
に伝達されるが、その伝達遅延を考慮して第４図
の“37”と“36”では位相がズレている。換言す
れば、第４図の“36”に示す矢印の範囲だけ伝達
遅延が許容される。
のクロツク位相の同期は第４図に示すタイムチヤ
ートに従つて実行される。なお、図面の簡略化の
ために、第４図には例として２段目の多相クロツ
ク供給回路１２における各部の信号波形を示して
いる。ただし、第４図の２行目の“37”は前段、
すなわち１段目の多相クロツク供給回路１１の端
子３７から取り出された同期信号φ1を示してい
る。この信号φ1は２段目の回路１２の端子３６
に伝達されるが、その伝達遅延を考慮して第４図
の“37”と“36”では位相がズレている。換言す
れば、第４図の“36”に示す矢印の範囲だけ伝達
遅延が許容される。
第４図において、１段目の回路１１から同期信
号３７が出力されるまでの期間Ａでは２段目の回
路１２は他の回路とは全く独立して動作し４相ク
ロツクφ0乃至φ3を順次発生する。ここで、１段
目と２段目の同期がとられておれば、１段目から
の信号３７と２段のクロツクφ1（３９、すなわち
３７）は同時に発生するはずであるが、同期はず
れのために、第４図では２段目がクロツクφ3を
発生した時点で１段目が同期信号３７を発生して
いる。この信号３７によつてフリツプフロツプの
ノード３１，３２はそれぞれ強制的にロウおよび
ハイレベルに反転される。この結果、２段目の回
路１２は１段目に対して同期がとられたことにな
り、以後、２段目の回路１２は１段目と同じ位相
関係でクロツクφ0乃至φ3を発生することになる。
すなわち、同期期間Ｂに移行するのである。
号３７が出力されるまでの期間Ａでは２段目の回
路１２は他の回路とは全く独立して動作し４相ク
ロツクφ0乃至φ3を順次発生する。ここで、１段
目と２段目の同期がとられておれば、１段目から
の信号３７と２段のクロツクφ1（３９、すなわち
３７）は同時に発生するはずであるが、同期はず
れのために、第４図では２段目がクロツクφ3を
発生した時点で１段目が同期信号３７を発生して
いる。この信号３７によつてフリツプフロツプの
ノード３１，３２はそれぞれ強制的にロウおよび
ハイレベルに反転される。この結果、２段目の回
路１２は１段目に対して同期がとられたことにな
り、以後、２段目の回路１２は１段目と同じ位相
関係でクロツクφ0乃至φ3を発生することになる。
すなわち、同期期間Ｂに移行するのである。
以降ｍ個の４相クロツク供給回路まで同様の働
きにより全て第１の４相クロツク供給回路のクロ
ツク位相に同期して出力されることになる。本説
明は第２の多相クロツク供給回路に注目して説明
したが、他の多相クロツク供給回路に注目しても
同様に説明される。
きにより全て第１の４相クロツク供給回路のクロ
ツク位相に同期して出力されることになる。本説
明は第２の多相クロツク供給回路に注目して説明
したが、他の多相クロツク供給回路に注目しても
同様に説明される。
第１図は従来の多相クロツク同期方式を示すブ
ロツク図、第２図は本発明による同期方式を示す
ブロツク図、第３図は第２図の各クロツク供給回
路を示す図、第４図は第３図の回路の各ノードに
対応した信号のタイムチヤートである。 １，２，ｍ−１，ｍ……多相クロツク供給回
路、３５……クロツク入力端子、３６……入力信
号端子、３７……同期信号出力端子、１２……ク
ロツク入力。
ロツク図、第２図は本発明による同期方式を示す
ブロツク図、第３図は第２図の各クロツク供給回
路を示す図、第４図は第３図の回路の各ノードに
対応した信号のタイムチヤートである。 １，２，ｍ−１，ｍ……多相クロツク供給回
路、３５……クロツク入力端子、３６……入力信
号端子、３７……同期信号出力端子、１２……ク
ロツク入力。
Claims (1)
- １ 夫々が、基本クロツクを分周する分周回路
と、その分周出力を利用して位相が異なる複数の
クロツクを生成するゲート手段と、初期値設定信
号に応答して前記分周回路に所定の初期値を設定
する手段とを有する複数の多相クロツク供給回路
を備え、前記複数のクロツクの中から選択したク
ロツクが前段の多相クロツク供給回路から次の段
の多相クロツク供給回路に前記初期値設定信号と
して供給されるように、前記複数の多相クロツク
供給回路を縦属接続したことを特徴とする多相ク
ロツク同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157453A JPS5947846A (ja) | 1982-09-10 | 1982-09-10 | 多相クロツク同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157453A JPS5947846A (ja) | 1982-09-10 | 1982-09-10 | 多相クロツク同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5947846A JPS5947846A (ja) | 1984-03-17 |
| JPH0256855B2 true JPH0256855B2 (ja) | 1990-12-03 |
Family
ID=15649984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57157453A Granted JPS5947846A (ja) | 1982-09-10 | 1982-09-10 | 多相クロツク同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947846A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4731207B2 (ja) * | 2005-05-31 | 2011-07-20 | ライト工業株式会社 | 既設アンカーの荷重測定方法および既設アンカーの再緊張方法 |
-
1982
- 1982-09-10 JP JP57157453A patent/JPS5947846A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5947846A (ja) | 1984-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423383A (en) | Programmable multiple frequency ratio synchronous clock signal generator circuit and method | |
| EP0656688B1 (en) | Clock generating circuit generating a plurality of non-overlapping clock signals | |
| JPH05289770A (ja) | 同期装置及び同期方法 | |
| KR900008178B1 (ko) | 위상동기 시스템 | |
| JPH0256855B2 (ja) | ||
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JP3240713B2 (ja) | 多相クロック生成回路 | |
| US4730125A (en) | Arrangement for synchronizing the pulse-width-modulated clock signals of several clocked direct voltage converters | |
| JP2737607B2 (ja) | クロック切替回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JPS6252501B2 (ja) | ||
| JP2872036B2 (ja) | 速度変換装置 | |
| JP2994882B2 (ja) | 分周回路 | |
| JPH0575206B2 (ja) | ||
| SU600672A1 (ru) | Устройство управлени многофазным инвертором | |
| JPH09130235A (ja) | ディジタルｐｌｌ回路 | |
| JPH0439628B2 (ja) | ||
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JPS61131612A (ja) | クロツクパルス作成回路 | |
| JPH0382221A (ja) | 分周回路 | |
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPH0645891A (ja) | パルス整形回路およびそれを利用した可変分周器システム | |
| JPS6260195A (ja) | リフレツシユ制御回路 | |
| JPH03262223A (ja) | 多重回路のクロック乗換回路 |