JPS5947846A - 多相クロツク同期方式 - Google Patents
多相クロツク同期方式Info
- Publication number
- JPS5947846A JPS5947846A JP57157453A JP15745382A JPS5947846A JP S5947846 A JPS5947846 A JP S5947846A JP 57157453 A JP57157453 A JP 57157453A JP 15745382 A JP15745382 A JP 15745382A JP S5947846 A JPS5947846 A JP S5947846A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock supply
- supply circuit
- circuit
- multiphase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多相クロックの同期音とる方式に関するもので
ある。
ある。
ｍ個の多相クロック供給回路を用いる場合、多相タロツ
クの夫々はｍ個の多相クロック供給回路全てに渡って同
期されたクロックである必要がある。
クの夫々はｍ個の多相クロック供給回路全てに渡って同
期されたクロックである必要がある。
従来の、分周回路を有するｍ個の多相クロック供給回路
におけるクロック相聞の同期をとる方式として第１因に
例を示す。
におけるクロック相聞の同期をとる方式として第１因に
例を示す。
ｍ個の多相クロック供給回路に１つの共通な（，７号・
・・・・・１１を与え多相クロックハ１．給回路の分周
回路の初期匝を設定することによ！ＩＩ＋η個の多相ク
ロック回路の複数のクロック出力のクロック相の同期を
とっていた。この方式では＋ｎ ｌ＾１の多相クロ、ッ
り供給回路に１つの共通な信号を与えるために専用の信
号狛生回路・・・・ｅを設定する必要があり、部品点数
の減少、消費電力の低減を目指す回路方式にとっては不
都合であり、又１つの共通な信号自体分周回路の初＋１
Ｊｊ ｌｔ［全決定するのみの効果をもつ４５号である
と、時間経過に伴って発生する同期けずれに対し、同期
を復帰させる働きは望めない。
・・・・・１１を与え多相クロックハ１．給回路の分周
回路の初期匝を設定することによ！ＩＩ＋η個の多相ク
ロック回路の複数のクロック出力のクロック相の同期を
とっていた。この方式では＋ｎ ｌ＾１の多相クロ、ッ
り供給回路に１つの共通な信号を与えるために専用の信
号狛生回路・・・・ｅを設定する必要があり、部品点数
の減少、消費電力の低減を目指す回路方式にとっては不
都合であり、又１つの共通な信号自体分周回路の初＋１
Ｊｊ ｌｔ［全決定するのみの効果をもつ４５号である
と、時間経過に伴って発生する同期けずれに対し、同期
を復帰させる働きは望めない。
本発明１ｄ ｍ個の多相クロック供給回路の出力信号で
ある多相タロツクの同期をとるために与える１つの共通
な４ｑ号全供給する回路を省略し、多相クロックの中の
任意の相のクロックを他の多相クロック供給回路の分周
回路の初期値設定のための入力信号端子に与え、任意の
相のクロックが出力される毎に分周回路の初期設定を行
なうことにより、上記欠点全除去し、分周回路をもつｍ
＋欄の多相クロック供給回路のクロック相間同期音と
る方式を提供するものである。
ある多相タロツクの同期をとるために与える１つの共通
な４ｑ号全供給する回路を省略し、多相クロックの中の
任意の相のクロックを他の多相クロック供給回路の分周
回路の初期値設定のための入力信号端子に与え、任意の
相のクロックが出力される毎に分周回路の初期設定を行
なうことにより、上記欠点全除去し、分周回路をもつｍ
＋欄の多相クロック供給回路のクロック相間同期音と
る方式を提供するものである。
本発明は１つの入力信号から分周された複数の出力信号
をもつｍ （ｍ〉２ ）個の多相クロック供給回路にお
いて夫々の多相クロック供給回路の分周回路にｍ期１１
σ全決定するための入力信号端子を設け、夫々多相クロ
ック供給回路の出力信号の内の１つの任意の出力信号を
同期出力信号端子ｉＣ４出しておき、なお、ｍ二２の場
合は？Ｊ〜１の多相クロック供給回路の該同期出力信号
端Ｊ′−紫第２の多相クロック供給回路の該入カイー号
婦子ｖｃｉ見胱しｉｎ≧３の場合ばｍ−２の場合の該晰
・１元法に加えｇｋ（３＜ｋ＜ｍ）の多相クロック供給
回路の後、入力信号端子全第１から第に−１までのいす
ねか１つの多相クロック供給回路の該同期出力信号端子
と接続することにより、ボ１のクロック供給回路の複数
のクロック出力信号の相に同；υ］して、残る（ｍ−１
）個の多相クロック供給回路のｒｙ数のクロック出力信
号が動作する多相クロック同］…方式である。
をもつｍ （ｍ〉２ ）個の多相クロック供給回路にお
いて夫々の多相クロック供給回路の分周回路にｍ期１１
σ全決定するための入力信号端子を設け、夫々多相クロ
ック供給回路の出力信号の内の１つの任意の出力信号を
同期出力信号端子ｉＣ４出しておき、なお、ｍ二２の場
合は？Ｊ〜１の多相クロック供給回路の該同期出力信号
端Ｊ′−紫第２の多相クロック供給回路の該入カイー号
婦子ｖｃｉ見胱しｉｎ≧３の場合ばｍ−２の場合の該晰
・１元法に加えｇｋ（３＜ｋ＜ｍ）の多相クロック供給
回路の後、入力信号端子全第１から第に−１までのいす
ねか１つの多相クロック供給回路の該同期出力信号端子
と接続することにより、ボ１のクロック供給回路の複数
のクロック出力信号の相に同；υ］して、残る（ｍ−１
）個の多相クロック供給回路のｒｙ数のクロック出力信
号が動作する多相クロック同］…方式である。
次に本発明の実施例を図面全容１１＠ １〜で１説明す
る。
る。
第２図に本発明の実施例、第３図に°４１旧クロ、ツク
供給回路の実施例、第４図に第３図に示す回路を第２凶
に示す方式を用いた場合のタイムチャートを夫々示す。
供給回路の実施例、第４図に第３図に示す回路を第２凶
に示す方式を用いた場合のタイムチャートを夫々示す。
第２図でクロック入力端子・・・３５ｉｄｍ個の多相ク
ロック供給回路全てに共通に与えられている。
ロック供給回路全てに共通に与えられている。
第１の多相タロ、り供給回路に設けられた同期信号出力
端子 ３７は第２の多相クロック供給１す１路の分周
回路の初期値を設定するための入力ｍ号端子・・・・３
６へＩｆ ？’ｆｆ、され以ｑｍ個の多相クロック供給
回路壕で上述の接続方法全もって３７と３６が以絖さｉ
ｔている。第３閣の４相りロック供給回路の実施例の場
合３６全分周回路であるマスタースレーブＤタイプフリ
ップフロップのスレーブ側の１つのＮＡ、ＮＤゲートに
与え、１つの０１１．ゲートには３６全反転した信号を
与えている。このことにより分周回路の初期値は設定可
能となる。さらに４相に分周されたクロックφ０・−・
・３８．φビ・・・・３９、φ２・、−４０，φ３・・
−・・４１のうちφ１・・・・・３９ヲ同Ａの時間で（
は３８か−ら４１の１ｄ号は他の４相りロック供給回路
のクロックの相とは全く独立して動作している時間であ
る。
端子 ３７は第２の多相クロック供給１す１路の分周
回路の初期値を設定するための入力ｍ号端子・・・・３
６へＩｆ ？’ｆｆ、され以ｑｍ個の多相クロック供給
回路壕で上述の接続方法全もって３７と３６が以絖さｉ
ｔている。第３閣の４相りロック供給回路の実施例の場
合３６全分周回路であるマスタースレーブＤタイプフリ
ップフロップのスレーブ側の１つのＮＡ、ＮＤゲートに
与え、１つの０１１．ゲートには３６全反転した信号を
与えている。このことにより分周回路の初期値は設定可
能となる。さらに４相に分周されたクロックφ０・−・
・３８．φビ・・・・３９、φ２・、−４０，φ３・・
−・・４１のうちφ１・・・・・３９ヲ同Ａの時間で（
は３８か−ら４１の１ｄ号は他の４相りロック供給回路
のクロックの相とは全く独立して動作している時間であ
る。
今、第２の４相りロック１其給回ＩＶ１１・・２の入力
信号端子３６は第１の４相クロ、り供１イ含昨１ ｊ市
５ ・・・１の３７が入力されているのでタイムチャ
ート上３７は第１の４相りロック供給回路・・・・・１
の３７の同期信号出力端子の１ｇ号と見なする。これは
単回だけ遅延時間許容範囲をもつ人力ＩＫ号となる。
信号端子３６は第１の４相クロ、り供１イ含昨１ ｊ市
５ ・・・１の３７が入力されているのでタイムチャ
ート上３７は第１の４相りロック供給回路・・・・・１
の３７の同期信号出力端子の１ｇ号と見なする。これは
単回だけ遅延時間許容範囲をもつ人力ＩＫ号となる。
３６の信号が与えられることＶＣよってフリップフ１の
４相りロック供給回路のクロックの相と第２の４相りロ
ック供給回路のクロックの相との同期がとれた状態を示
している。つまり３７の１ぎ号に同期して３９の信号が
動作していることを示している。以１４ ｍ １１！］
の４相りロック供給回路まで同様の働きにより全て第１
の４相りロック供給回１烙のクロ、り相に同期して出力
されることになる。今は第２の多相クロック供給回路に
注目して説明したが、他の多相クロック供給回路に注目
しても同様に説明される。
４相りロック供給回路のクロックの相と第２の４相りロ
ック供給回路のクロックの相との同期がとれた状態を示
している。つまり３７の１ぎ号に同期して３９の信号が
動作していることを示している。以１４ ｍ １１！］
の４相りロック供給回路まで同様の働きにより全て第１
の４相りロック供給回１烙のクロ、り相に同期して出力
されることになる。今は第２の多相クロック供給回路に
注目して説明したが、他の多相クロック供給回路に注目
しても同様に説明される。
第１（図は従来の多相クロック同期方戊を示すブロック
図、第２図は本発明による同ｉυ］方式を示すブロック
図、第３図はクロック供給回路全示す図、第４図１ｉ第
３商の回路の各ノードに力１応した信号のタイムチャー
トである。 １．２．ｎ＋−Ｌ、ｍ・・・・・・多相クロック供給回
路、３５・・・・・・クロック入力端子、３６・・・・
・・入力信吟端子、３′？・・・・・・同期信号出力端
子、１２・・・・・・クロック人力。 第 １ 区 ノ２ 愕〕２図
図、第２図は本発明による同ｉυ］方式を示すブロック
図、第３図はクロック供給回路全示す図、第４図１ｉ第
３商の回路の各ノードに力１応した信号のタイムチャー
トである。 １．２．ｎ＋−Ｌ、ｍ・・・・・・多相クロック供給回
路、３５・・・・・・クロック入力端子、３６・・・・
・・入力信吟端子、３′？・・・・・・同期信号出力端
子、１２・・・・・・クロック人力。 第 １ 区 ノ２ 愕〕２図
Claims (1)
- １つのクロ、り入力信号から纜数のクロック出力１ｇ号
を作成する外周回路を有するｒｎ（ｍ＞２）個の多相ク
ロ、り供給回路において夫々の多相タロツク供給回路に
該分周回路の初期値ヲ足めるための人゛ハ信号端子を設
定し、クロック出力信号の内１つの任意のクロック出力
・１汀号全同期出力・信号端子に導出Ｌ／％ ｍ ＝２
の啼１合第１の多相クロック供給回路の該同期出力信号
端子を第２の多相タロ、り供給回路の該入カイに号端子
に接続しｒｎ＞３の場合はｍ ＝ ２の場合の該接続法
に加え第ｋ（３，（ｋく＋ｎ）の多相クロック供給回路
の該入力信号端子會・卿１から＠に−１までのいずれか
１つの多相クロック１１を給回路の該同期出力４ｇ号端
子と接続することにより、第１の多相クロック供給回路
の複数のクロ、り出力信号の相に同１す」して残る（
ｍ −１）個の多相クロック供給回路の仮数のクロック
出力信号が動作すること全特徴とする多相クロック同期
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157453A JPS5947846A (ja) | 1982-09-10 | 1982-09-10 | 多相クロツク同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157453A JPS5947846A (ja) | 1982-09-10 | 1982-09-10 | 多相クロツク同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5947846A true JPS5947846A (ja) | 1984-03-17 |
| JPH0256855B2 JPH0256855B2 (ja) | 1990-12-03 |
Family
ID=15649984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57157453A Granted JPS5947846A (ja) | 1982-09-10 | 1982-09-10 | 多相クロツク同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006337058A (ja) * | 2005-05-31 | 2006-12-14 | Raito Kogyo Co Ltd | 既設アンカーの荷重測定方法および既設アンカーの再緊張方法 |
-
1982
- 1982-09-10 JP JP57157453A patent/JPS5947846A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006337058A (ja) * | 2005-05-31 | 2006-12-14 | Raito Kogyo Co Ltd | 既設アンカーの荷重測定方法および既設アンカーの再緊張方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0256855B2 (ja) | 1990-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423383A (en) | Programmable multiple frequency ratio synchronous clock signal generator circuit and method | |
| KR900008178B1 (ko) | 위상동기 시스템 | |
| JPH05289770A (ja) | 同期装置及び同期方法 | |
| JP3674244B2 (ja) | 電子装置 | |
| EP0723718A1 (en) | Clock frequency multiplying and squaring circuit and method | |
| JPS5947846A (ja) | 多相クロツク同期方式 | |
| JPH1117636A (ja) | マルチプレクサ | |
| EP0201128A1 (en) | Integrated electronic multiplex circuit and integrated electronic circuit including such a multiplex circuit | |
| RU2785070C1 (ru) | Способ фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска | |
| JPS6252501B2 (ja) | ||
| JPS61163715A (ja) | 遅延線を用いた多相クロツク発生回路 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPS6313437A (ja) | 多重化回路 | |
| JPH0738398A (ja) | クロック切替回路 | |
| JPS5926674Y2 (ja) | 同期式分周回路 | |
| JP2872036B2 (ja) | 速度変換装置 | |
| SU1332553A1 (ru) | Устройство фазовой синхронизации | |
| JPH0774654A (ja) | 多重化回路 | |
| JPH03290719A (ja) | Ｌｓｉの駆動方法 | |
| JPH08154082A (ja) | 多重化回路 | |
| JPS61245648A (ja) | 注入同期形パルス発生回路 | |
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JPH0137886B2 (ja) | ||
| JPH0983350A (ja) | クロック発生装置 | |
| JPS6322520B2 (ja) |