JPS6313437A - 多重化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタルデータ伝送方式に関し、特にシリアル
データの時分割多重化回路に関する。

〔従来の技術〕

従来、この種の多重化回路は、多重する前のデータの位
相が揃っている、あるいは位相関係が事前に決まってい
ることを前提とし、決められたタイミングで多重入力デ
ータをたたいて多重するようになっていた。

（発明が解決しようとする問題点〕 上述した従来の多重化回路は、多重入力データの位相関
係があらかじめ決められていることを条件としており、
位相関係がばらばらなデータを多重しようとすると人力
データの変化点でデータをサンプルして出力が不安定に
なるといったことが起きる可能性があるため、そのよう
なデータの多重は事実上不可能であるという欠点がある
。

〔問題点を解決するための手段〕

本発明の多重化回路は、各シリアル入力データを入力し
、同期クロックを作成する複数個のクロック再生回路と
、各シリアル入力データが、対応するクロック再生回路
で作成された同期クロックによりロードされる複数個の
ＦＩＦＯと、ゲート回路と、各ＦＩＦＯの出力データが
ゲート回路で多重化されて出力されるように、各ＦＩＦ
Ｏからデータを出力し、かつゲート回路を制御する制御
クロックを作成する制御クロック作成回路を有する。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の多重化回路の一実施例のブロック図、
第２図はそのタイムチャートである。

本実施例は、３つのシリアルデータを多重化する場合を
示している。

クロック再生回路１，２．３はそれぞれシリアル入力デ
ータＡ、Ｂ、Ｃに同期したクロックＣＫＡ。

ＣＫａ＋、　ＣＫｃ、を作成する。制御回路７は同期ク
ロックＧＫＡＩを人力し、制御クロックにＫＡ２．　に
ＫＢ２．　（：ＫＣ２を作成する。ＦＩＦＯ４，５，６
はそれぞれ入力データＡ、Ｂ、Ｃを同期クロックＣＸＡ
＋、　［：ＫＢｌ、　ＧＫＣＩの立上りでデータ入力端
子ＤＩより人力し、制御クロック１ＪＡ２．　ＣＫＢ２
．　（：ＫＣ２の立上りでデータ出力端子ＤＯより出力
する。ゲート回路８は制御クロックＣＫＡ２．　（：Ｋ
ａ２．　（：ＫＣ２が各々ハイレベルのとき、ＦＩＦＯ
４，５，６の出力データを出力する。

全く異なる位相関係で入力された入力データＡ、Ｂ、Ｃ
各々の同期クロックＣＫＡ、、ＧＫ、、、　（：ＫＣ。

によりＦＩＦＯ４，５，６にロードされ、制御クロック
作成回路７よりの制御クロックＣＫＡ２．　ＣＫＢ□。

ＣＫｃ、によりダンプされ、ゲート回路８を経て多重化
出力となる。

〔発明の効果〕

以上説明したように本発明は、クロック再生回路とＦＩ
ＦＯを多重人力データの各々に使用し、さらに制御クロ
ック作成回路とゲート回路を使用することにより、位相
関係のばらばらな複数のデータを多重化できる効果があ
る。

【図面の簡単な説明】

第１図は本発明の多重化回路の一実施例の構成図、第２
図はそのタイムチャートである。 １．２．３−・・クロック再生回路、 ４．５．６・−ＦＩＦＯｌ ７・・・制御クロック作成回路、 ８・・・ゲート回路、 ＣＫＡ＋、　ＣＫａ＋、　ＣＫｃ＋””同期クロック、
（：ＫＡ２．　ＣＫｔｓ２．　ＣＫｃ２−制御クロック
。

Claims (1)

1. 【特許請求の範囲】 各シリアル入力データを入力し、同期クロックを作成す
   る複数個のクロック再生回路と、 各シリアル入力データが、対応するクロック再生回路で
   作成された同期クロックによりロードされる複数個のＦ
   ＩＦＯと、 ゲート回路と、 各ＦＩＦＯの出力データがゲート回路で多重化されて出
   力されるように、各ＦＩＦＯからデータを出力し、かつ
   ゲート回路を制御する制御クロックを作成する制御クロ
   ック作成回路を有する多重化回路。