JPH03280710A - クロック信号発生回路 - Google Patents
クロック信号発生回路Info
- Publication number
- JPH03280710A JPH03280710A JP8242890A JP8242890A JPH03280710A JP H03280710 A JPH03280710 A JP H03280710A JP 8242890 A JP8242890 A JP 8242890A JP 8242890 A JP8242890 A JP 8242890A JP H03280710 A JPH03280710 A JP H03280710A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- phase
- reset
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 102000014456 Trefoil Factor-3 Human genes 0.000 abstract description 4
- 108010078184 Trefoil Factor-3 Proteins 0.000 abstract description 4
- 238000009295 crossflow filtration Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はn相のクロック信号を発生する回路に関する。
従来の技術
従来のクロック信号発生回路の一例を第3肉に示し、第
3図の構成によるクロック信号のタイミングチャートを
第4図に示す。
3図の構成によるクロック信号のタイミングチャートを
第4図に示す。
第3図はn=3すなわち176分周器の構成例を示す。
図において、1はリセット信号、2は原発振クロック信
号、3はリセット付きポジエツジ型TFF、4は前記リ
セット付きポジエツジ型TFF3の出力の信号、5と6
と7はリセット付きポジエツジ型DFF、8はリングカ
ウンタを構成するNORゲート、9はクロック信号A1
.10はクロック信号A2.11はクロック信号A3で
ある。
号、3はリセット付きポジエツジ型TFF、4は前記リ
セット付きポジエツジ型TFF3の出力の信号、5と6
と7はリセット付きポジエツジ型DFF、8はリングカ
ウンタを構成するNORゲート、9はクロック信号A1
.10はクロック信号A2.11はクロック信号A3で
ある。
以上を構成要素とし、各構成要素相互の関係と動作を図
面にしたがって以下に説明する。
面にしたがって以下に説明する。
原発振クロック信号2が、リセット付きポジエツジ型T
FF3のTに入力され、以下3段のリセット付きポジエ
ツジ型DFF5と6と7を用いて3相のクロック信号A
I、A2+ A3を発生する。
FF3のTに入力され、以下3段のリセット付きポジエ
ツジ型DFF5と6と7を用いて3相のクロック信号A
I、A2+ A3を発生する。
3相のクロック信号A+ 9 + A210 + A3
11および原発振クロック信号2とリセット付きポジエ
ツジ嬰TFF3の出力4.は、第4図のタイミングチャ
ーI・に示ず関係にある。
11および原発振クロック信号2とリセット付きポジエ
ツジ嬰TFF3の出力4.は、第4図のタイミングチャ
ーI・に示ず関係にある。
発明が解決しようとする課題
このような従来のりILIツク発生回路では、3相のク
ロック信号A1.A2.A3の各クロック信号の間に無
信号区間を生成できないため、このクロック信号発生回
路を用いたLSI回路を構成する場合、3相のクロック
信号AI、A2.A3を、ファンアウトする過程におい
て各クロック信号AI、A2.A3の奮複を禁止するこ
とができない。
ロック信号A1.A2.A3の各クロック信号の間に無
信号区間を生成できないため、このクロック信号発生回
路を用いたLSI回路を構成する場合、3相のクロック
信号AI、A2.A3を、ファンアウトする過程におい
て各クロック信号AI、A2.A3の奮複を禁止するこ
とができない。
本発明は、」−記問題を解決するもので、各相のクロッ
ク信号の間に無信号区間を論理的に生成し、貫複のない
クロック信号を得るクロック発生回路を提供することを
目的とする。
ク信号の間に無信号区間を論理的に生成し、貫複のない
クロック信号を得るクロック発生回路を提供することを
目的とする。
課題を解決するための手段
本発明は」−記目的を達成するために、本発明のクロッ
ク信号発生回路は、第1と第2の1/2n分周のリング
カウンタを備え、前記リングカウンタが互いに原発振り
自ツク信号の相異なるエツジで駆動する構成とし、前記
第1と第2のリングカウンタの相対応する出力の論理積
出力を得ろ構成とする。
ク信号発生回路は、第1と第2の1/2n分周のリング
カウンタを備え、前記リングカウンタが互いに原発振り
自ツク信号の相異なるエツジで駆動する構成とし、前記
第1と第2のリングカウンタの相対応する出力の論理積
出力を得ろ構成とする。
作用
本発明は上記した構成により、2つのリレグツ1−クン
タの出力の位相差が、いずれの信号も出力しない区間を
生成する。
タの出力の位相差が、いずれの信号も出力しない区間を
生成する。
実施例
第1図は本発明の〜実施例のり[:1ツク信号発生回路
の構成を示す回路図であり、この構成における各信号の
タイミングチャート・を第2図に示す。
の構成を示す回路図であり、この構成における各信号の
タイミングチャート・を第2図に示す。
第1図はn=3とした1/6分周のリングカウンタを用
いた構成を示す。
いた構成を示す。
1はリセット信号、2は原発振クロック信号、3はリセ
ット付きポジエツジ型TFF、4はリセット付きボジコ
ニツシ型TFF3の出力、5と6と7はリセット付きポ
ジエツジ型DFF、8はリングカウンタを構成するNO
Rゲート、9はクロック信号Aト〕0はクロック信号A
2.11はクロック信号A3 12はリセット・付きネ
ガエツジ型TFF、13はリセッ]・付きネガエツジ型
TFF】2の出力、14と15およびJ6はリセット(
=jきポジエツジ型OFF、17はリングカウンタを構
成するNORゲート、18はクロック信号rh、クロッ
ク信号B2.20はクロック信号B3.21はクロック
信号A+9とクロック信号B118を入力とするAND
ゲート、22はANDゲー1〜21で生成されるり[1
ツク信号C+ 、23はクロック信号A210とクロッ
ク信号B219を入力とするANDゲート、24はAN
DNOゲートで生成されるクロック信号C2,25はり
aツク信号A31]とクロック信号B520を入力とす
るANDゲート、26はANDNOゲートで生成される
り「1ツク信号C3である。
ット付きポジエツジ型TFF、4はリセット付きボジコ
ニツシ型TFF3の出力、5と6と7はリセット付きポ
ジエツジ型DFF、8はリングカウンタを構成するNO
Rゲート、9はクロック信号Aト〕0はクロック信号A
2.11はクロック信号A3 12はリセット・付きネ
ガエツジ型TFF、13はリセッ]・付きネガエツジ型
TFF】2の出力、14と15およびJ6はリセット(
=jきポジエツジ型OFF、17はリングカウンタを構
成するNORゲート、18はクロック信号rh、クロッ
ク信号B2.20はクロック信号B3.21はクロック
信号A+9とクロック信号B118を入力とするAND
ゲート、22はANDゲー1〜21で生成されるり[1
ツク信号C+ 、23はクロック信号A210とクロッ
ク信号B219を入力とするANDゲート、24はAN
DNOゲートで生成されるクロック信号C2,25はり
aツク信号A31]とクロック信号B520を入力とす
るANDゲート、26はANDNOゲートで生成される
り「1ツク信号C3である。
以上の各構成要素の相互の関係と動作を図面にしたがっ
て以下に説明する。
て以下に説明する。
従来例で説明した動作と同様に、原発振クロック信号2
がリセット付きポジエツジ型TFF3のT端子に入力さ
れ、リセット付きポジエツジ型TFF3の出力4が以下
3段のリセット付きポジエツジ型DFF5と6および7
を用いて3相のクロック信号A+9.A=10.A31
1を発生する。
がリセット付きポジエツジ型TFF3のT端子に入力さ
れ、リセット付きポジエツジ型TFF3の出力4が以下
3段のリセット付きポジエツジ型DFF5と6および7
を用いて3相のクロック信号A+9.A=10.A31
1を発生する。
一方、原発振クロック信号2が、リセット付きネガエツ
ジ型TFF12のT端子に入力され、リセット付きネガ
エツジ型TFF12の出力13が以下3段のリセット付
きポジエツジ型DFF 14と15および16を用いて
、3相のクロック信号B11.8.B219.B520
を発生する。
ジ型TFF12のT端子に入力され、リセット付きネガ
エツジ型TFF12の出力13が以下3段のリセット付
きポジエツジ型DFF 14と15および16を用いて
、3相のクロック信号B11.8.B219.B520
を発生する。
このとき、同一の原発振クロック信号2がリセット付き
ポジエツジ型TFF3とリセット付きネガエツジ型TF
F12に入力されているが、上記2つのTFFの有効エ
ツジの違いによりリセット付きポジ、1ツジ型TFF3
の出力4とリセットイづきネガエツジ型TFF12の出
力13に位相差が生じ、3相のクロック信号A19.A
210.A311と3相のクロック信号B+18.B2
19.B520との間にも位相差が生じる結果となる。
ポジエツジ型TFF3とリセット付きネガエツジ型TF
F12に入力されているが、上記2つのTFFの有効エ
ツジの違いによりリセット付きポジ、1ツジ型TFF3
の出力4とリセットイづきネガエツジ型TFF12の出
力13に位相差が生じ、3相のクロック信号A19.A
210.A311と3相のクロック信号B+18.B2
19.B520との間にも位相差が生じる結果となる。
これら3相のクロック信号AI9.A210゜A311
と、3相のクロック信号B+18゜B219.B520
をそれぞれのANDNOゲートと23および25に入力
することにより、3相のクロツタ信号Cl22.C22
4,C326を得られる。
と、3相のクロック信号B+18゜B219.B520
をそれぞれのANDNOゲートと23および25に入力
することにより、3相のクロツタ信号Cl22.C22
4,C326を得られる。
これら3相のクロック信号Cl22.C224゜C32
6は3相のクロック信号AI9.A210゜A311と
3相のクロック信号B+18.B219゜B520との
間の位相差分だけの無信号区間を論理的に生成する。
6は3相のクロック信号AI9.A210゜A311と
3相のクロック信号B+18.B219゜B520との
間の位相差分だけの無信号区間を論理的に生成する。
このように本発明の実施例のクロック信号発生回路によ
れば、2つのリングカウンタを設け、それぞれを原発振
の相異なる有効エツジで駆動し、前記リングカウンタの
相対応する出力の論理積で出力の信号を生成する構成と
することにより、いずれの信号も出力しない区間をもつ
クロック信号を得ることができる。
れば、2つのリングカウンタを設け、それぞれを原発振
の相異なる有効エツジで駆動し、前記リングカウンタの
相対応する出力の論理積で出力の信号を生成する構成と
することにより、いずれの信号も出力しない区間をもつ
クロック信号を得ることができる。
なお、実施例はn=3の場合について説明したが、n≧
2(ただしnは自然数)なる任意のnに対応しても同じ
ようにクロック信号発生回路を構成できる。
2(ただしnは自然数)なる任意のnに対応しても同じ
ようにクロック信号発生回路を構成できる。
発明の効果
以上の実施例から明らかなように、本発明のクロック信
号発生回路は原発振クロック信号を1/2n分周する2
組のリングカウンタを設け、それぞれが原発振クロック
の相異なるエツジで駆動し、前記リングカウンタのn個
の相対応する出力の論理積でn相のクロック信号を得る
構成により、いずれの信号も出力しない区間をもつn相
のクロック信号を生成できる。
号発生回路は原発振クロック信号を1/2n分周する2
組のリングカウンタを設け、それぞれが原発振クロック
の相異なるエツジで駆動し、前記リングカウンタのn個
の相対応する出力の論理積でn相のクロック信号を得る
構成により、いずれの信号も出力しない区間をもつn相
のクロック信号を生成できる。
第1図は本発明の一実施例のクロック信号発生回路の回
路図、第2図はその構成によるクロック信号発生回路の
各信号のタイミングチャート、第3図は従来のクロック
信号発生回路の一例の回路図、第4図はその構成による
クロック信号発生回路の各信号のタイミングチャートで
ある。 2・・・・・・原発振クロック信号、9,10.11・
・・・・・第1のリングカウンタの出力、18.19.
20・・・・・・第2のリングカウンタの出力、21,
23゜25・・・・・・論理積回路、22.24.26
・・・・・・出力信号、27.・・・・・・1/2n分
周する第1のリングカウンタ、28・・・・・・1/2
n分周する第2のリングカウンタ、30・・・・・・出
力回路、31・・・・・・いずれの信号も出力しない区
間。
路図、第2図はその構成によるクロック信号発生回路の
各信号のタイミングチャート、第3図は従来のクロック
信号発生回路の一例の回路図、第4図はその構成による
クロック信号発生回路の各信号のタイミングチャートで
ある。 2・・・・・・原発振クロック信号、9,10.11・
・・・・・第1のリングカウンタの出力、18.19.
20・・・・・・第2のリングカウンタの出力、21,
23゜25・・・・・・論理積回路、22.24.26
・・・・・・出力信号、27.・・・・・・1/2n分
周する第1のリングカウンタ、28・・・・・・1/2
n分周する第2のリングカウンタ、30・・・・・・出
力回路、31・・・・・・いずれの信号も出力しない区
間。
Claims (1)
- 原発振クロック信号を入力して1/2n分周する第1と
第2のリングカウンタ(ただし、nはn≧2なる自然数
とする)と、前記第1と第2のリングカウンタの相対す
るn個の出力の論理積でn個のクロック信号を出力する
出力回路とを備え、前記第1と第2のリングカウンタは
互いに前記原発振クロック信号の相異なるエッジで駆動
し、前記出力回路は前記第1と第2のリングカウンタの
相対する出力の位相差によってn個の出力信号のいずれ
も出力しない無信号区間を有するn相のクロック信号を
生成するものとするクロック信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8242890A JPH03280710A (ja) | 1990-03-29 | 1990-03-29 | クロック信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8242890A JPH03280710A (ja) | 1990-03-29 | 1990-03-29 | クロック信号発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03280710A true JPH03280710A (ja) | 1991-12-11 |
Family
ID=13774310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8242890A Pending JPH03280710A (ja) | 1990-03-29 | 1990-03-29 | クロック信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03280710A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457765A (en) * | 1993-08-26 | 1995-10-10 | Fujikura Ltd. | Apparatus for adjusting alignment of optical fibers |
KR100336753B1 (ko) * | 1999-08-06 | 2002-05-16 | 박종섭 | 상태 클럭 발생기 |
-
1990
- 1990-03-29 JP JP8242890A patent/JPH03280710A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457765A (en) * | 1993-08-26 | 1995-10-10 | Fujikura Ltd. | Apparatus for adjusting alignment of optical fibers |
KR100336753B1 (ko) * | 1999-08-06 | 2002-05-16 | 박종섭 | 상태 클럭 발생기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03280710A (ja) | クロック信号発生回路 | |
JPS63151217A (ja) | 歯抜け分周回路 | |
JPS61248635A (ja) | デイジタル位相同期回路 | |
JPH0879029A (ja) | 4相クロツクパルス発生回路 | |
JPH04127617A (ja) | 位相差パルス信号の分周装置 | |
JPH052016B2 (ja) | ||
JPS5926675Y2 (ja) | 分周回路 | |
JPS5926674Y2 (ja) | 同期式分周回路 | |
JPS6034871B2 (ja) | 複数分割画面のボーダー発生回路 | |
JPH03171820A (ja) | 2n―1分周回路 | |
KR900001444Y1 (ko) | 동기 자동 주파수 제어회로 | |
JPS605622A (ja) | クロツク信号発生装置 | |
JPH0341823A (ja) | 分周器 | |
JPH01268309A (ja) | 二相クロツクジエネレータ | |
JPS6313437A (ja) | 多重化回路 | |
JPS61230427A (ja) | 2/(2n+1)分周回路 | |
JPH04160818A (ja) | 分周装置 | |
JPS58195323A (ja) | パルス発生装置 | |
JPH0234030A (ja) | 分周回路 | |
JPH0152945B2 (ja) | ||
JPH0256855B2 (ja) | ||
JPH0983350A (ja) | クロック発生装置 | |
JPH02217017A (ja) | 6分周ジョンソンカウンタ | |
JPH0137886B2 (ja) | ||
JPH08321772A (ja) | Pll回路 |