JPS58195323A - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JPS58195323A JPS58195323A JP57078949A JP7894982A JPS58195323A JP S58195323 A JPS58195323 A JP S58195323A JP 57078949 A JP57078949 A JP 57078949A JP 7894982 A JP7894982 A JP 7894982A JP S58195323 A JPS58195323 A JP S58195323A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- input
- counter
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、周波数が異なりし力・もある相関のある2つ
の入力パルスに対して、その双方と位相関係を保った任
意の第3のパルスを極めて簡単な構成で発生し得るパル
ス発生装置を提供するものである。
の入力パルスに対して、その双方と位相関係を保った任
意の第3のパルスを極めて簡単な構成で発生し得るパル
ス発生装置を提供するものである。
テレビジョン受像機においては、その色副搬送波f8c
と水平偏向周波数fHとはNTSC方式の場合は2fB
c=466fHなる相関関係があり、それぞれf 8
C= 3.58MHz 、 fH= 15 、7sKH
z Tある。本発明は、このような場合にfHと同期し
た任意のパルスを安定に供給し得る如きパルス発生回路
を提供する。
と水平偏向周波数fHとはNTSC方式の場合は2fB
c=466fHなる相関関係があり、それぞれf 8
C= 3.58MHz 、 fH= 15 、7sKH
z Tある。本発明は、このような場合にfHと同期し
た任意のパルスを安定に供給し得る如きパルス発生回路
を提供する。
上記のような場合に、従来用いられていた一例を第1図
に示す。ここで、プリセッタブルカウンター3にはクロ
ック入力2とロード入力1及びプリセットデータ4が入
力される。クロック入力2は2fsc、ロード入力1は
fHである。その結果、プリセットデータ4の内容に応
じてカウントアノグもしくはダウンしてキャリーもしく
はボロー出力6が出力される。このキャリーあるいはボ
ローd」力56−iモノマルチバイブレータ6に入力さ
れ1、CR等によって決定されるパルス幅のパルス出カ
フが出力される。この場合、出力パルス7ufHとは位
相関係がfscによって保たれるが、そのパルス幅ハモ
ノマルチバイプレータ6によってぃるため安定ではなく
、シかもノ(ルスエンドはf8cとは無関係となる。
に示す。ここで、プリセッタブルカウンター3にはクロ
ック入力2とロード入力1及びプリセットデータ4が入
力される。クロック入力2は2fsc、ロード入力1は
fHである。その結果、プリセットデータ4の内容に応
じてカウントアノグもしくはダウンしてキャリーもしく
はボロー出力6が出力される。このキャリーあるいはボ
ローd」力56−iモノマルチバイブレータ6に入力さ
れ1、CR等によって決定されるパルス幅のパルス出カ
フが出力される。この場合、出力パルス7ufHとは位
相関係がfscによって保たれるが、そのパルス幅ハモ
ノマルチバイプレータ6によってぃるため安定ではなく
、シかもノ(ルスエンドはf8cとは無関係となる。
この点の改善された従来例を第2図に示す。これは2組
のカウンター3と3′、2組のプリセットデータ4と4
′、を必要とする構成であり、第2図のモノマルバイブ
レータに変えてS−Rフリソゲフロップ8を用い、その
セット入力とりセント入力としてそれぞれ専用のカウン
ター3.3′のキャリーもしくはポロー出力5,5′か
ら得る構成である。この場合、先のと比して出力・くル
ス9の立ち上り、立ち下りいずれも安定度は高くなるが
、独立のカウンタ〜3,3′が2組必要となり、大きな
回路となる。
のカウンター3と3′、2組のプリセットデータ4と4
′、を必要とする構成であり、第2図のモノマルバイブ
レータに変えてS−Rフリソゲフロップ8を用い、その
セット入力とりセント入力としてそれぞれ専用のカウン
ター3.3′のキャリーもしくはポロー出力5,5′か
ら得る構成である。この場合、先のと比して出力・くル
ス9の立ち上り、立ち下りいずれも安定度は高くなるが
、独立のカウンタ〜3,3′が2組必要となり、大きな
回路となる。
そこで本発明は、ある入力パルスと同期したしかも位相
関係とパルス幅のいずれもが極めて精度の高いパルスを
発生させ不□ためにその入力・くルス2、”、・、≧・ と相関のあるしかも周波数□め高いパルスをカウンター
によりカウントすることで実現するものである。
関係とパルス幅のいずれもが極めて精度の高いパルスを
発生させ不□ためにその入力・くルス2、”、・、≧・ と相関のあるしかも周波数□め高いパルスをカウンター
によりカウントすることで実現するものである。
しかも、その回路を極力簡単にし、さらにその出力パル
スを可変させて用いる場合は容易に変更することができ
、固定させて用いる場合には回路全てが高集積化できる
ものである。
スを可変させて用いる場合は容易に変更することができ
、固定させて用いる場合には回路全てが高集積化できる
ものである。
この意味するところは、特に今後の超高集積回路に対し
てその検討段階においては可変し得るようにし1その結
果をもって集積化するには出力パルス位相を一度固定し
てし1えば集積化に最も適した構成となり得るというこ
とである。
てその検討段階においては可変し得るようにし1その結
果をもって集積化するには出力パルス位相を一度固定し
てし1えば集積化に最も適した構成となり得るというこ
とである。
第3図に本発明の一実施例のブロック図を示すここで、
nピットのカウンター10はクリア入力11とクロック
−人力口及びnビット出力13を入出力として有する。
nピットのカウンター10はクリア入力11とクロック
−人力口及びnビット出力13を入出力として有する。
この具体例では、2fsc=465fHより、カウンタ
ー1oは9ピツトのカウンターで実現できる。その9ビ
ツト出力13はセットパルス発生iケ−H4トIJセッ
トパルス発生ゲート15にへ男され、それぞれセットパ
ルス16とリセ・トパル□’3%、’ 7 ’ii発生
する。これらをS −Rフリップフロップ18に入力し
、出力パルス191を発生する。カウンター1oの9ビ
ツト出力QA〜Q1は第4図のQA7−Qlに接続され
る。第4図ではQA−QIに対しインバータ、?OA〜
20IによりQA−QIを得ているが、一般にはカウン
ター1oをコンプリメンタリ−出力とすることが構成上
可能であり、その場合はインバーター20A〜20Iが
不要となる。次に、スイッチ群21A〜211.22A
〜22IによりQA又はQA、QB択される。このスイ
ッチ群はあくまでも設計検討時のもので、集積回路化の
確は、即ち出力パルス位相一旦か決定されれば、単なる
配線に置きかえを9人力のANDグー)23.24に入
力することにより、1クロツクのパルス幅のセントパル
ス16とリセットパルス17を得る。これによりゲ−)
25.26で構成したS−Rスリップ70ノ118をセ
ット・リセットすることにより出力19が得られる。こ
れらのタイミングを第5図に示す。
ー1oは9ピツトのカウンターで実現できる。その9ビ
ツト出力13はセットパルス発生iケ−H4トIJセッ
トパルス発生ゲート15にへ男され、それぞれセットパ
ルス16とリセ・トパル□’3%、’ 7 ’ii発生
する。これらをS −Rフリップフロップ18に入力し
、出力パルス191を発生する。カウンター1oの9ビ
ツト出力QA〜Q1は第4図のQA7−Qlに接続され
る。第4図ではQA−QIに対しインバータ、?OA〜
20IによりQA−QIを得ているが、一般にはカウン
ター1oをコンプリメンタリ−出力とすることが構成上
可能であり、その場合はインバーター20A〜20Iが
不要となる。次に、スイッチ群21A〜211.22A
〜22IによりQA又はQA、QB択される。このスイ
ッチ群はあくまでも設計検討時のもので、集積回路化の
確は、即ち出力パルス位相一旦か決定されれば、単なる
配線に置きかえを9人力のANDグー)23.24に入
力することにより、1クロツクのパルス幅のセントパル
ス16とリセットパルス17を得る。これによりゲ−)
25.26で構成したS−Rスリップ70ノ118をセ
ット・リセットすることにより出力19が得られる。こ
れらのタイミングを第5図に示す。
また、出力用のR−Sフリップ70ツ118を第6図の
如き1−にフリップ70ツブ8に置キ変え、ネがティブ
ゴーイングエッジトリガタイグとすれば、19′の如く
、クロック12に対して前記の出力19に比して半21
22合だけ遅らせた出力パルスを得ることもできる。第
7図はセット。
如き1−にフリップ70ツブ8に置キ変え、ネがティブ
ゴーイングエッジトリガタイグとすれば、19′の如く
、クロック12に対して前記の出力19に比して半21
22合だけ遅らせた出力パルスを得ることもできる。第
7図はセット。
リセットパルス16’、17’としてクロック12とゲ
ートをとることにより、半クロツク幅のパルスに4る手
段で、出力パルスとして半クロツク出力が必要な際に用
いることができる。
ートをとることにより、半クロツク幅のパルスに4る手
段で、出力パルスとして半クロツク出力が必要な際に用
いることができる。
第8図はその応用例であり、第9図のように、−ト述の
如くして発生した出力19をそれぞれ位相を異ならせて
ORゲート27で6つの連続パルスを発生させるもので
ある。
如くして発生した出力19をそれぞれ位相を異ならせて
ORゲート27で6つの連続パルスを発生させるもので
ある。
このように、本発明により、汎用のパルス発生をするこ
とも可能であり、しかもシステムに応用して集積化に効
果のあるパルス発生もすることもできる極めて簡単な構
成、即ちリセット機能のみのアップカウンターとゲート
のみで安定度の高いパルスを発生させ、しかも回路素子
か少ないために集積化に最も適したパルス発生装置を得
ることができるものである。
とも可能であり、しかもシステムに応用して集積化に効
果のあるパルス発生もすることもできる極めて簡単な構
成、即ちリセット機能のみのアップカウンターとゲート
のみで安定度の高いパルスを発生させ、しかも回路素子
か少ないために集積化に最も適したパルス発生装置を得
ることができるものである。
第1図および第2図は従来のノくルス発生装置の回路図
、第3図は本発明の一実施例における・クルレス発生装
置の回路図、第4図、第6図、第7図。 第8図はその一部の具体回路図、第5図、第9図はその
動作を示す波形図である。 1o・・・・・カウンタ、14・・・・・セノトノ(ル
ス発生ゲート、16・・・・・ リセットパルス発生ゲ
ート、18 ・・・フリソゲフロップ。 代理人の氏名 弁理士 中 尾 敏男 ほか1名′□j
l、l’、4: 第1図 第2図 第3図 1θ 第4図 22r 第5図 2 第6図 第7図
、第3図は本発明の一実施例における・クルレス発生装
置の回路図、第4図、第6図、第7図。 第8図はその一部の具体回路図、第5図、第9図はその
動作を示す波形図である。 1o・・・・・カウンタ、14・・・・・セノトノ(ル
ス発生ゲート、16・・・・・ リセットパルス発生ゲ
ート、18 ・・・フリソゲフロップ。 代理人の氏名 弁理士 中 尾 敏男 ほか1名′□j
l、l’、4: 第1図 第2図 第3図 1θ 第4図 22r 第5図 2 第6図 第7図
Claims (1)
- 【特許請求の範囲】 第1の連続パルス(周波数;fl)をクロック入力とし
、前記第1の連続パルス周波数f1と2” ’f <
f <2”f2e (n ;自然数)1 なる関係を有する第2の連続パルス(周波数;f2)を
リセット入力とするnビットカウンターと、前記カウン
ターが所定の値に1でカウントしたときにパルス出力を
発生する手琢と、前記所定の値をプリセットする手段と
、上記パルス出力によりセットおよびリセットされるフ
リップフロッグ−とを具備することを特徴とするパルス
発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57078949A JPS58195323A (ja) | 1982-05-10 | 1982-05-10 | パルス発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57078949A JPS58195323A (ja) | 1982-05-10 | 1982-05-10 | パルス発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58195323A true JPS58195323A (ja) | 1983-11-14 |
Family
ID=13676134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57078949A Pending JPS58195323A (ja) | 1982-05-10 | 1982-05-10 | パルス発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58195323A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012531837A (ja) * | 2009-06-26 | 2012-12-10 | クゥアルコム・インコーポレイテッド | 予め定められたデューティサイクル信号発生器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5671335A (en) * | 1979-11-15 | 1981-06-13 | Nissan Motor Co Ltd | Pulse output method |
-
1982
- 1982-05-10 JP JP57078949A patent/JPS58195323A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5671335A (en) * | 1979-11-15 | 1981-06-13 | Nissan Motor Co Ltd | Pulse output method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012531837A (ja) * | 2009-06-26 | 2012-12-10 | クゥアルコム・インコーポレイテッド | 予め定められたデューティサイクル信号発生器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS577634A (en) | Frequency dividing circuit | |
JPS58195323A (ja) | パルス発生装置 | |
US3701953A (en) | Digital phase lock loop circuit employing oscillator triggered at zero voltage crossing of input signal | |
JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
SU729835A1 (ru) | Устройство дл формировани импульса синхронизации | |
JPH03280710A (ja) | クロック信号発生回路 | |
SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
JPH04154383A (ja) | 水平同期信号保護回路 | |
KR0136422B1 (ko) | 안정된 리셋 신호 발생 회로를 가지는 디지탈 클럭 더블링 회로 | |
SU553737A1 (ru) | Устройство синхронизации | |
SU1059662A1 (ru) | Импульсный частотно-фазовый детектор | |
SU611217A1 (ru) | Устройство дл делени напр жений | |
JPS62184373A (ja) | 試験信号発生回路 | |
JPS584352Y2 (ja) | 垂直同期回路 | |
SU720709A1 (ru) | Формирователь импульсов | |
JPS6053930B2 (ja) | 可変分周回路 | |
JPS60111577A (ja) | 垂直同期装置 | |
JPS6010921A (ja) | パルス計数装置 | |
JPS6342599Y2 (ja) | ||
JPH0444470A (ja) | 同期信号分離回路 | |
JPS62188516A (ja) | 遅延回路 | |
JPS58172091A (ja) | タイムコ−ド発生器 | |
JPS5925415A (ja) | 周波数逓倍回路 | |
JPS6032379B2 (ja) | デイジタル同期信号分離回路 | |
JPS60257625A (ja) | 計数回路 |