JP4248074B2 - 動作タイミング制御機能を有するシステム - Google Patents
動作タイミング制御機能を有するシステム Download PDFInfo
- Publication number
- JP4248074B2 JP4248074B2 JP09973199A JP9973199A JP4248074B2 JP 4248074 B2 JP4248074 B2 JP 4248074B2 JP 09973199 A JP09973199 A JP 09973199A JP 9973199 A JP9973199 A JP 9973199A JP 4248074 B2 JP4248074 B2 JP 4248074B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- peak current
- signal
- generation
- operation timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、複数の回路ブロックを有するシステムに関するものであり、特に、同時スイッチングノイズを抑制できるような動作タイミング制御機能に係る技術に属する。
【0002】
【従来の技術】
近年の半導体集積回路は、複数の回路ブロックによって構成されることが多い。例えば、MCU(Micro Controler Unit)はCPU、メモリの他、複数種類の回路ブロックによって構成される。
【0003】
一方、近年の半導体集積回路におけるノイズ発生の主たる原因の1つは、ゲート容量や配線容量のチャージ、ディスチャージである。そして、多くの回路ブロックが同時にチャージ、ディスチャージを行う場合には、その分システム全体として大きなノイズが発生する。このようなノイズのことを一般に、同時スイッチングノイズと呼ぶ。
【0004】
複数の回路ブロックを有するシステムにおいて、同時スイッチングノイズを抑制するための従来技術としては、外部から供給される基本クロックを遅延させる遅延回路を設けて、各回路ブロックに対し、基本クロックまたは遅延クロックのいずれかを切替信号に応じて選択してクロックとして供給する、というものがある(特開平10−91274号公報参照)。
【0005】
【発明が解決しようとする課題】
実際の回路では、クロックの立上りの直後にピーク電流が発生するものの他に、クロックの立上りからしばらく遅れてピーク電流が発生するものが存在する。例えば、規模の大きな組合せ回路を含む回路ブロックにおいて、この組合せ回路が回路ブロックに与えられるクロックのタイミングよりも遅れて動作する場合には、この回路ブロックにおけるピーク電流は、クロックの立上りからしばらく遅れて発生する。また、その遅れ度合は回路ブロックの内部構成に応じて様々である。
【0006】
しかしながら、前述した従来技術では、ピーク電流はクロック立上りの直後に発生することを前提としており、ピーク電流の発生タイミングが回路ブロック毎に異なることについては何ら考慮されていない。したがって、クロックの立上りから遅れてピーク電流が発生するような回路ブロックがシステムに含まれている場合には、従来技術では、必ずしも同時スイッチングノイズを抑制することはできない。
【0007】
前記の問題に鑑み、本発明は、複数の回路ブロックを有するシステムにおいて、各回路ブロックにおけるピーク電流発生のタイミングにかかわらず、同時スイッチングノイズを確実に抑制可能にすることを課題とする。
【0008】
【課題を解決するための手段】
前記の課題を解決するために、請求項1の発明が講じた解決手段は、動作タイミング制御機能を有するシステムとして、複数の回路ブロックと、前記複数の回路ブロックに対して、その動作タイミングを制御するための動作制御信号をそれぞれ与える動作タイミング制御手段とを備え、前記動作タイミング制御手段は、前記各回路ブロックについて、与えられた動作制御信号に対するピーク電流の発生タイミングを記憶しており、この記憶したピーク電流発生タイミングに基づいて、システム全体におけるピーク電流の発生が時間的に拡散するように、動作制御信号のタイミングを設定するものである。
【0009】
請求項1の発明によると、各回路ブロックについて、与えられた動作制御信号に対するピーク電流の発生タイミングが動作タイミング制御手段に記憶されており、動作制御信号のタイミングは、この記憶したピーク電流発生タイミングに基づいて、システム全体におけるピーク電流の発生が時間的に拡散するように、設定される。このため、各回路ブロックにおけるピーク電流発生タイミングが回路ブロック毎に異なっていても、同時スイッチングノイズを確実に抑制することができる。
【0010】
また、請求項2の発明では、前記請求項1における動作タイミング制御手段は、基準クロックを基にして、タイミングの異なる複数のタイミング信号を生成する信号生成部と、前記信号生成部によって生成された複数のタイミング信号のいずれかを、前記各回路ブロックに対して与える動作制御信号として選択する信号選択部とを備えているものとする。
【0011】
また、請求項3の発明が講じた解決手段は、動作タイミング制御機能を有するシステムとして、複数の回路ブロックと、前記複数の回路ブロックに対して、その動作タイミングを制御するための動作制御信号をそれぞれ与える動作タイミング制御手段とを備え、前記各回路ブロックは、それぞれ、与えられた動作制御信号に対するピーク電流の発生タイミングを検出するピーク電流検出部を有しており、前記動作タイミング制御手段は、前記ピーク電流検出部によって検出された各回路ブロックにおけるピーク電流発生タイミングに基づいて、システム全体におけるピーク電流の発生が時間的に拡散するように、動作制御信号のタイミングを設定するものである。
【0012】
請求項3の発明によると、各回路ブロックに設けられたピーク電流検出部によって、各回路ブロックにおける,与えられた動作制御信号に対するピーク電流の発生タイミングが検出され、動作制御信号のタイミングは、この検出されたピーク電流発生タイミングに基づいて、システム全体におけるピーク電流の発生が時間的に拡散するように、設定される。このため、各回路ブロックにおけるピーク電流発生タイミングが回路ブロック毎に異なっていても、同時スイッチングノイズを確実に抑制することができる。
【0013】
そして、請求項4の発明では、前記請求項3におけるピーク電流検出部はそれぞれ、電源から当該回路ブロックへの電流供給経路に挿入された抵抗と、前記抵抗の両端電圧を差動入力とするオフセット付きコンパレータとを備えているものとする。
【0014】
また、請求項5の発明では、前記請求項3における動作タイミング制御手段は、基準クロックを基にして、タイミングの異なる複数のタイミング信号を生成する信号生成部と、前記信号生成部によって生成された複数のタイミング信号のいずれかを、前記各回路ブロックに対して与える動作制御信号として選択する信号選択部とを備えているものとする。
【0015】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照して説明する。
【0016】
(第1の実施形態)
図1は本発明の第1の実施形態に係る動作タイミング制御機能を有するシステムの概略構成を示す図である。図1において、システム1は第1〜第3の回路ブロック(以下、ブロックと称する)11,12,13を備えている。また、動作制御信号生成部20はクロックCLKを入力とし、各ブロック11〜13に対してそれぞれ、その動作タイミングを制御するための第1〜第3の動作制御信号BCK1,BCK2,BCK3を生成する。
【0017】
記憶部30は各ブロック11〜13について、与えられた動作制御信号BCK1〜BCK3に対するピーク電流の発生タイミングを記憶しており、記憶しているピーク電流発生タイミングに応じて設定信号SLKを出力する。動作制御信号生成部20はこの設定信号SLKに応じて、各動作制御信号BCK1〜BCK3のタイミングを設定する。動作制御信号生成部20および記憶部30によって、動作タイミング制御手段2が構成されている。
【0018】
各ブロック11〜13は同期回路であり、自己に入力される動作制御信号BCK1,BCK2,BCK3を同期用のクロックとして動作する。また、各ブロック11〜13同士は、要求信号REQ、完了信号COMP、データ信号DATAおよびライト信号WRTを用いてハンドシェイク通信を行う。
【0019】
図2は図1における動作制御信号生成部20の構成を示す図である。図2に示すように、動作制御信号生成部20は、クロックCLKを基にして3種類のタイミング信号STM1,STM2,STM3を生成する信号生成部21と、信号生成部21によって生成された3種類のタイミング信号STM1,STM2,STM3の中から、設定信号SLKに応じて、各ブロック11〜13に対する動作制御信号BCK1〜BCK3をそれぞれ選択する信号選択部22とを備えている。
【0020】
信号生成部21は4個のインバータ回路からなる第1の遅延部21aと、8個のインバータ回路からなる第2の遅延部21bとを有する。すなわち、入力されたクロックCLKを、第1のタイミング信号STM1としてそのまま出力するとともに、第1の遅延部21aによって遅延させて第2のタイミング信号STM2として出力し、かつ、第2の遅延部21bによって遅延させて第3のタイミング信号STM3として出力する。信号選択部22は3個のセレクタ22a,22b,22cを有し、それぞれ、各ブロック11〜13に対し、タイミング信号STM1〜STM3のいずれかを動作制御信号BCK1〜BCK3として選択出力する。
【0021】
図3はクロックCLKおよび第1〜第3のタイミング信号STM1〜STM3の時間変化を示すタイミングチャートである。第1および第2の遅延部21a,21bを構成する各インバータ回路の遅延時間を150psとすると、図3に示すように、第2のタイミング信号STM2は第1のタイミング信号STM1から0.6ns遅れ、第3のタイミング信号STM3は第1のタイミング信号STM1から1.2ns遅れる。
【0022】
ピーク電流の発生タイミングに応じた動作制御信号BCK1〜BCK3の設定方法について、図4を用いて説明する。
【0023】
図1に示すシステム1において、各ブロック11〜13について、予め、クロックに対するピーク電流のタイミングを測定しておく。この測定の結果、図4に示すように、第1のブロック11では、クロックCLKの立上りに対して時間tdだけ遅れてピーク電流が発生し、第2および第3のブロック12,13では、クロックCLKの立上りに対して時間遅れなくピーク電流が発生したとする。この場合、第2および第3のブロック12,13ではピーク電流発生のタイミングが同時であるので、いわゆる同時スイッチングの問題が生じる。
【0024】
そこで例えば、第3のブロック13に対して、動作制御信号BCK3として、クロックCLKよりも第1の遅延部21aの遅延時間だけ遅延した第2のタイミング信号STM2を与える。これにより、第3のブロック13のピーク電流発生のタイミングをずらすことができる。これにより、図4の最下に示すように、ピーク電流はシステム1全体でみると平均化され、同時スイッチングノイズが低減される。
【0025】
すなわち、動作タイミング制御手段2は、各ブロック11〜13におけるピーク電流の発生が時間的に拡散するように、動作制御信号BCK1〜BCK3のタイミングを設定することができる。
【0026】
図5は各ブロック11〜13同士のハンドシェイク通信を示すタイミングチャートである。ここでは、第1のブロック11と第2のブロック12との間のデータ送受信を例にとって説明する。
【0027】
まず、ライトサイクル、すなわち第1のブロック11から第2のブロック12に対するデータ書き込みについて説明する。第1のブロック11は要求信号REQとライト信号WRTを立ち下げるとともに、データ信号DATAを出力する。第2のブロック12はデータ信号DATAを受けると、完了信号COMPを立ち下げる。第1のブロック11は完了信号COMPの立下りを認識すると、要求信号REQとライト信号WRTを立ち上げるとともに、データ信号DATAの出力を終了する。第2のブロック12は要求信号REQの立上りを認識して完了信号COMPを立ち上げ、これによりライトサイクルが終了する。
【0028】
リードサイクル、すなわち第1のブロック11によるデータ読み出しにおいては、第1のブロック11はライト信号WRTおよびデータ信号DATAを出力せずに、要求信号REQのみを立ち下げる。これに応じて、第2のブロック12はデータを準備してデータ信号DATAと完了信号COMPを出力する。第1のブロック11はデータ信号DATAを入力すると、要求信号REQを立ち上げる。第2のブロック12は要求信号REQの立上りを認識すると、データ信号DATAの出力を終了し、完了信号COMPを立ち上げ、これによりリードサイクルが終了する。
【0029】
このようなハンドシェイク通信によって、各ブロック11〜13の動作タイミングがずれても、互いにデータ入出力を行うことが可能となる。
【0030】
なお、ピーク電流発生タイミングを記憶する記憶部は、各ブロック内にそれぞれ設けてもよい。
【0031】
また、複数種類の動作周波数で動作可能なシステムの場合には、動作周波数に応じた動作制御信号を各ブロックに対して供給できるように構成するのが好ましい。すなわち、ピーク電流の発生タイミングは動作周波数によって異なる場合があるので、ピーク電流の発生を時間的に拡散させるためには、各動作周波数毎に、これに応じた動作制御信号を供給する必要がある。この場合、例えば、記憶部30に各動作周波数に応じた設定信号SLKを記憶させるとともに、動作制御信号生成部20の信号生成部21を各動作周波数毎に設けておけばよい。
【0032】
(第2の実施形態)
図6は本発明の第2の実施形態に係る動作タイミング制御機能を有するシステムの概略構成を示す図である。図6において、システム1Aは第1〜第3のブロック11A〜13Aを備えており、各ブロック11A〜13Aはそれぞれ、与えられた動作制御信号BCK1〜BCK3に対するピーク電流の発生タイミングを検出するピーク電流検出部41〜43を有している。
【0033】
各ピーク電流検出部41〜43は、検出したピーク電流のタイミング情報Tm1,Tm2,Tm3をプロセッサ31に送り、プロセッサ31は受けたピーク電流のタイミング情報Tm1〜Tm3を基にして設定信号SLKを出力する。動作制御信号生成部20は第1の実施形態と同様に構成されており、プロセッサ31から送られた設定信号SLKに応じて、各動作制御信号BCK1〜BCK3のタイミングを設定する。動作制御信号生成部20およびプロセッサ31によって、動作タイミング制御手段2Aが構成されている。
【0034】
各ブロック11A〜13Aは同期回路であり、自己に入力される動作制御信号BCK1〜BCK3を同期用のクロックとして動作する。また、各ブロック11A〜13A同士は第1の実施形態と同様に、要求信号REQ、完了信号COMP、データ信号DATAおよびライト信号WRTを用いてハンドシェイク通信を行う。
【0035】
図7は図6におけるピーク電流検出部41〜43の構成を示す図である。図7において、ピーク電流検出部41〜43は電源VDDと回路部51との間に設けられた抵抗52と、抵抗52の両端電圧を差動入力とするオフセット付きコンパレータ53とを備えている。例えば抵抗52の抵抗値を0.5Ω、コンパレータ53のオフセット電圧を0.1Vとすると、電源VDDから回路部51に向かって流れる電流I1が200mAを超えると、コンパレータ53は出力電圧Vsig として“1”を出力する。すなわち、電流I1が200mAを超えたときこれをピーク電流として検出することができる。なお、抵抗52の抵抗値はその電圧降下によって回路部51の動作に影響を与えないような値に設定する。
【0036】
ピーク電流検出部41〜43はさらにカウンタ54およびラッチ55を備えている。カウンタ54(ここでは2ビット)はオーバサンプリングされたクロックOSCLKをカウントする。ラッチ55はコンパレータ53の出力信号Vsig が“1”のときイネーブルとなり、このときにカウンタ54の出力をオーバサンプリングクロックOSCLKのエッジでラッチする。ラッチ55の出力は、ピーク電流のタイミング情報Tm1〜Tm3として出力される。また、カウンタ54は元のクロックCLKによってリセットされる。
【0037】
図8は図7に示すピーク電流検出部41〜43の動作を示すタイミングチャートである。図8では、オーバサンプリングクロックOSCLKは元のクロックCLKの3倍の周波数を持つものとしている。図8に示すように、カウンタ54はオーバサンプリングクロックOSCLKをカウントし、かつ、元のクロックCLKによってリセットされるので、「00」「01」「10」の3種類の値を繰り返し出力する。コンパレータ53は、入力すなわち抵抗52の両端電圧が0.1Vを超えているとき、出力信号Vsig として“1”を出力し、この間、ラッチ55はイネーブルとなる。ラッチ55はイネーブルの間にオーバサンプリングクロックOSCLKが立ち上がると、カウンタ54の出力をラッチする。図8の場合には、ラッチ55によって「00」がラッチされ、これがピーク電流タイミング情報Tm1〜Tm3として出力される。
【0038】
このようなピーク電流検出部41〜43によって、クロックCLKのサイクル期間におけるピーク電流発生のタイミングを示すディジタル値であるタイミング情報Tm1〜Tm3を、出力することができる。
【0039】
図9はタイミング情報Tm1〜Tm3と動作制御信号BCK1〜BCK3との関係を示す図である。プロセッサ31は、各ピーク電流検出部41〜43から出力されたピーク電流タイミング情報Tm1〜Tm3に応じて、図9に示す関係に基づいて動作制御信号生成部から動作制御信号BCK1〜BCK3が出力されるように、設定信号SLKを生成出力する。すなわち、動作タイミング制御手段2Aは、各ブロック11A〜13Aにおけるピーク電流の発生が時間的に拡散するように、動作制御信号BCK1〜BCK3のタイミングを設定することができる。
【0040】
なお、プロセッサ31の代わりに、図9に示す関係に基づいて設定信号SLKを生成出力できるような他の構成を用いることも可能である。例えば図9に示す関係をROMに記憶させて、タイミング情報Tm1〜Tm3に応じたアドレスを指定して設定信号SLKを読み出すようにしてもかまわない。
【0041】
トランジスタなどの半導体を用いたシステムでは、例えば温度変化に応じて遅延値も大きく変化する。例えばあるシステムにおいて、27℃において遅延値が3nsであっても、125℃においては遅延値が5nsになる場合がある。このような遅延値の変化に伴い、ピーク電流の発生タイミングも変化する。したがって、本実施形態のように、ピーク電流のタイミングを常に検出し、検出したピーク電流のタイミングに応じてその都度、動作制御信号を設定することは、きわめて有効である。
【0042】
なお、オーバサンプリングクロックの周波数やカウンタのビット数は、本実施形態で示したものに限られるものではなく、必要となるピーク電流発生タイミングの精度に応じて任意に定めればよい。また、ピーク電流の検出精度を高めるために、オフセット電圧の異なる複数のコンパレータを用いてもかまわない。この場合、各コンパレータの出力とラッチのイネーブル入力との間に、適当な論理回路を設ければよい。
【0043】
【発明の効果】
以上のように本発明によると、動作制御信号のタイミングは、予め記憶された、またはピーク電流検出部によって検出された、ピーク電流の発生タイミングに基づいて、システム全体におけるピーク電流の発生が時間的に拡散するように、設定される。したがって、各回路ブロックにおけるピーク電流発生タイミングが回路ブロック毎に異なっていても、同時スイッチングノイズを確実に抑制することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態に係る動作タイミング制御機能を有するシステムの概略構成を示す図である。
【図2】 図1の動作制御信号生成部の構成を示す図である。
【図3】 クロックおよび第1〜第3のタイミング信号の時間変化を示すタイミングチャートである。
【図4】 ピーク電流の発生タイミングに応じた動作制御信号の設定方法を説明するための図である。
【図5】 各ブロック同士のハンドシェイク通信を示すタイミングチャートである。
【図6】 本発明の第2の実施形態に係る動作タイミング制御機能を有するシステムの概略構成を示す図である。
【図7】 図6のピーク電流検出部の構成を示す図である。
【図8】 図7に示すピーク電流検出部41〜43の動作を示すタイミングチャートである。
【図9】 タイミング情報と動作制御信号との関係を示す図である。
【符号の説明】
1,1A システム
2,2A 動作タイミング制御手段
11,12,13,11A,12A,13A 回路ブロック
BCK1〜BCK3 動作制御信号
20 動作制御信号生成部
21 信号生成部
22 信号選択部
30 記憶部
STM1〜STM3 タイミング信号
41〜43 ピーク電流検出部
52 抵抗
53 オフセット付きコンパレータ
Claims (5)
- 複数の回路ブロックと、
前記複数の回路ブロックに対して、その動作タイミングを制御するための動作制御信号をそれぞれ与える動作タイミング制御手段とを備え、
前記動作タイミング制御手段は、
前記各回路ブロックについて、与えられた動作制御信号に対するピーク電流の発生タイミングを記憶しており、この記憶したピーク電流発生タイミングに基づいて、システム全体におけるピーク電流の発生が時間的に拡散するように、動作制御信号のタイミングを設定する
ことを特徴とする動作タイミング制御機能を有するシステム。 - 請求項1において、
前記動作タイミング制御手段は、
基準クロックを基にして、タイミングの異なる複数のタイミング信号を生成する信号生成部と、
前記信号生成部によって生成された複数のタイミング信号のいずれかを、前記各回路ブロックに対して与える動作制御信号として、選択する信号選択部とを備えている
ことを特徴とする動作タイミング制御機能を有するシステム。 - 複数の回路ブロックと、
前記複数の回路ブロックに対して、その動作タイミングを制御するための動作制御信号をそれぞれ与える動作タイミング制御手段とを備え、
前記各回路ブロックは、それぞれ、与えられた動作制御信号に対するピーク電流の発生タイミングを検出するピーク電流検出部を有しており、
前記動作タイミング制御手段は、
前記ピーク電流検出部によって検出された各回路ブロックにおけるピーク電流発生タイミングに基づいて、システム全体におけるピーク電流の発生が時間的に拡散するように、動作制御信号のタイミングを設定する
ことを特徴とする動作タイミング制御機能を有するシステム。 - 請求項3において、
前記ピーク電流検出部は、それぞれ、
電源から当該回路ブロックへの電流供給経路に挿入された抵抗と、
前記抵抗の両端電圧を差動入力とするオフセット付きコンパレータとを備えている
ことを特徴とする動作タイミング制御機能を有するシステム。 - 請求項3において、
前記動作タイミング制御手段は、
基準クロックを基にして、タイミングの異なる複数のタイミング信号を生成する信号生成部と、
前記信号生成部によって生成された複数のタイミング信号のいずれかを、前記各回路ブロックに対して与える動作制御信号として、選択する信号選択部とを備えている
ことを特徴とする動作タイミング制御機能を有するシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09973199A JP4248074B2 (ja) | 1998-04-16 | 1999-04-07 | 動作タイミング制御機能を有するシステム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10636598 | 1998-04-16 | ||
JP10-106365 | 1998-04-16 | ||
JP09973199A JP4248074B2 (ja) | 1998-04-16 | 1999-04-07 | 動作タイミング制御機能を有するシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000029563A JP2000029563A (ja) | 2000-01-28 |
JP4248074B2 true JP4248074B2 (ja) | 2009-04-02 |
Family
ID=26440836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09973199A Expired - Fee Related JP4248074B2 (ja) | 1998-04-16 | 1999-04-07 | 動作タイミング制御機能を有するシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4248074B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4686065B2 (ja) * | 2001-07-05 | 2011-05-18 | 富士通セミコンダクター株式会社 | クロック制御装置およびクロック制御方法 |
DE10155427A1 (de) * | 2001-11-12 | 2003-05-08 | Infineon Technologies Ag | Verfahren zur Vermeidung von Transienten bei Schaltvorgängen in integrierten Schaltkreisen sowie integrierter Schaltkreis |
CN1879171B (zh) | 2003-11-12 | 2012-04-25 | Nxp股份有限公司 | 控制电子电路中的功耗峰值 |
JP4646710B2 (ja) * | 2005-06-29 | 2011-03-09 | 京セラミタ株式会社 | 半導体集積回路 |
JP4928200B2 (ja) * | 2006-09-11 | 2012-05-09 | キヤノン株式会社 | データ処理装置およびその制御方法 |
-
1999
- 1999-04-07 JP JP09973199A patent/JP4248074B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000029563A (ja) | 2000-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7340632B2 (en) | Domain crossing device | |
US7889581B2 (en) | Digital DLL circuit | |
US7808846B2 (en) | Semiconductor memory device | |
US7710171B2 (en) | Delayed locked loop circuit | |
US7863955B2 (en) | Semiconductor device and operation method thereof | |
US6472913B2 (en) | Method and apparatus for data sampling | |
JP2004325410A (ja) | 入出力回路 | |
JP4248074B2 (ja) | 動作タイミング制御機能を有するシステム | |
US8395946B2 (en) | Data access apparatus and associated method for accessing data using internally generated clocks | |
JP2000123570A5 (ja) | ||
US7424059B2 (en) | Data transfer circuit | |
US6194926B1 (en) | Operation timing controllable system | |
JP3832548B2 (ja) | 読出し専用メモリ装置 | |
KR100308068B1 (ko) | 펄스 발생장치 | |
JP3368572B2 (ja) | 周期発生装置 | |
US20200364174A1 (en) | Circuit for asynchronous data transfer | |
JP4510188B2 (ja) | タイミング発生器 | |
KR20020037525A (ko) | 지연 락 루프 회로를 구비한 동기형 반도체 메모리 장치 | |
JP3776895B2 (ja) | 位相調整回路 | |
JP2001319494A (ja) | メモリ回路用の組込み自己試験装置 | |
JP3317923B2 (ja) | クロック切替回路 | |
JP2002064476A (ja) | 同期回路 | |
JP2001266595A (ja) | 半導体集積回路装置 | |
KR100588375B1 (ko) | 셋업/홀드 타임 제어 회로 | |
KR100784920B1 (ko) | 반도체 메모리 장치의 데이터 입력 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |