KR19990005440A - 시스템 감시기능을 가진 타이머 장치 - Google Patents
시스템 감시기능을 가진 타이머 장치 Download PDFInfo
- Publication number
- KR19990005440A KR19990005440A KR1019970029637A KR19970029637A KR19990005440A KR 19990005440 A KR19990005440 A KR 19990005440A KR 1019970029637 A KR1019970029637 A KR 1019970029637A KR 19970029637 A KR19970029637 A KR 19970029637A KR 19990005440 A KR19990005440 A KR 19990005440A
- Authority
- KR
- South Korea
- Prior art keywords
- counting
- timer
- bit
- cycle
- timer device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
마이크로컨트롤러
2. 발명이 해결하고자 하는 기술적 과제
감시 타이머 기능을 타이머 장치 내에서 함께 처리하여 별도의 감시 타이머가 필요 없는, 면적 개선과 사이클 효율을 높인 시스템 감시기능을 가진 타이머 장치를 제공하고자 함.
3. 발명의 해결 방법의 요지
M개의 타이머가 공유하는 N비트 카운트수단에 감시 타이머 장치의 감시 카운팅을 위한 추가의 N비트 카운트수단을 더 포함하여 시스템 감시 기능을 같이 수행하는 시스템 감시기능을 가진 타이머 장치를 제공하고자 함.
4. 발명의 중요한 용도
마이크로컨트롤러 설계 시 적용가능함.
Description
본 발명은 마이크로컨트롤러(MicroController Unit, 이하 MCU라 함) 내부의 타이머 장치에 관한 것으로, 특히 타이머 장치 외부에 존재하는 시스템 감시 타이머를 내부에 포함하는 타이머 장치에 관한 것이다.
종래의 16비트 MCU에는 3개의 16비트 타이머와 1개의 시스템 감시 기능을 하는 32비트 감시 타이머가 따로 존재한다. 즉, 세 개의 타이머(Timer0,Timer1,Timer2)는 하나의 16비트 카운터를 공유하며, 32비트 감시 타이머를 위한 별도의 32비트 카운터는 따로 존재한다.
타이머 장치는 하나의 16비트 카운터를 공유하는 3개의 16비트 타이머로 구성되어 있으며, 각각 해당 레지스터에서 카운팅할 값을 읽어와서 다운 카운팅을 한 후 다시 해당 레지스터에 라이트하게 된다. 감시 타이머는 카운팅할 값을 읽어와서 별도의 32비트 카운터를 사용해 다운 카운팅을 하고 카운터의 값이 0이 되면 시스템의 리셋과 연결시켜 시스템을 리셋시키거나, 인터럽트 처리하는 해당 출력을 로우로 떨어뜨린다. 이것이 시스템 감시 기능이다.
도1a는 종래 16비트 MCU의 타이머 장치의 일부에 대한 블록도로서, 3개의 타이머(Timer0,Timer1,Timer3)가 공유하며 클럭 신호에 대해 카운팅 동작을 수행하는16비트 카운터, 및 각 타이머의 카운팅할 값을 저장하고 있는 3개의 16비트 데이터 레지스터(T0CNT,T1CNT,T2CNT)로 구성된다. 상기 카운터는 도1c의 신호 다이어그램에서 보여지듯이 로우레벨에서 동작하는 시스템 리셋 신호인 RESIN이 로우에서 하이로 바뀌고 난 후 다음 클럭신호(CLKOUT)의 하강 엣지에서부터 동작한다. 종래 타이머 장치의 동작을 도1a와 도1c를 참조하여 설명한다. 제1 사이클에서는 Timer0이 동작하는 사이클이다. 이 사이클에서는 카운터의 입력으로 Timer0의 16비트 데이터 레지스터(T0CNT)의 값이 들어와 카운터에서 다운 카운팅하고 다운카운팅된 값을 다시 T0CNT에 라이트한다. 제2 사이클에서는 Timer1이 동작한다. 이 사이클에서는 카운터의 입력으로 Timer1의 16비트 데이터 레지스터(T1CNT)의 값이 들어와 카운터에서 다운 카운팅하고 다운카운팅된 값을 다시 T1CNT에 라이트한다. 제3 사이클에서는 Timer2가 동작한다. 이 사이클에서는 카운터의 입력으로 Timer2의 16비트 데이터 레지스터(T2CNT)의 값이 들어와 카운터에서 다운 카운팅하고 다운카운팅된 값을 다시 T2CNT에 라이트한다. 마지막 제4 사이클은 유휴 사이클(idle cycle,Ti)로서 타이머는 동작하지 않는다. 이와 같이 타이머 장치의 각각 타이머는 4사이클마다 한 번씩 각 타이머에 해당되는 각 레지스터에서 값을 읽어와서 16비트 카운터에서 값을 다운 카운팅한 후 다시 그 값을 해당 레지스터에 라이트한다.
도1b는 종래의 32비트 카운터를 사용하는 감시 타이머로서, 클럭 신호에 대해 카운팅을 수행하는 32비트 카운터 및 하이데이터와 로우데이터 각각 저장하는 16비트 데이터 레지스터(WDTHigh,WDTLow)로 구성된다. 감시 타이머가 인에이블되면 32비트 카운터는 WDTHigh,WDTLow 레지스터에 저장되어 있는 16비트의 데이터를 로딩하여 전체 32비트를 다운카운팅 한 후 0이 되면 이를 알리는 출력신호를 내보내고, 다시 WDTHigh, WDTLow의 값을 로딩한다.
상기와 같이 이루어지는 종래의 기술은 타이머 장치에서 사용되는 16비트 카운터와 감시 타이머를 위한 32비트 카운터가 별도로 존재하기 때문에 전체 칩 사이즈와 비교하여 상대적으로 큰 면적을 차지하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 감시 타이머 기능을 타이머 장치 내에서 함께 처리하여 별도의 감시 타이머가 필요 없는, 면적 개선과 사이클 효율을 높인 시스템 감시기능을 가진 타이머 장치를 제공하는데 그 목적이 있다.
도1a는 종래 16비트 MCU 타이머 장치의 구성도,
도1b는 종래의 감시 타이머의 구성도,
도1c는 종래의 사이클 다이어그램,
도2a는 본 발명의 시스템 감시기능을 포함한 타이머 장치에 대한 블록 다이어그램,
도2b는 본 발명의 사이클 다이어그램,
도3은 본 발명의 내부구성도.
상기 목적을 달성하기 위한 본 발명은 클럭 신호에 대응하는 제1 N비트 카운트수단을 공유하는 임의의 자연수 M개의 타이머를 포함하는 타이머 장치를 구비하는 마이크로컨트롤러에 있어서, 상기 타이머 장치는 감시 타이머 장치로서의 감지 카운팅을 위하여, 상기 M개의 타이머가 공유하는 상기 제1 N비트 카운트수단에 감시 카운팅을 위한 추가의 제2 N비트 카운트수단을 더 포함하여 시스템 감시 기능을 같이 수행하는 타이머 장치를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.
도2a는 본 발명의 시스템 감시기능을 포함한 타이머 장치에 대한 블록 다이어그램으로서, 각 타이머에 대한 16비트 카운팅 기능과 종래의 감시 타이머가 가지며 클럭신호에 대응하여 카운팅을 수행하는 32비트 카운팅 기능을 함께 가진 32비트 카운터, 각 타이머의 카운팅할 값을 저장하고 있는 3개의 16비트 데이터 레지스터(T0CNT,T1CNT,T2CNT), 및 감시 카운팅을 위한 하이데이터와 로우데이터 각각 저장하는 16비트 데이터 레지스터(WDTHigh,WDTLow)로 구성된다. 도3은 본 발명의 시스템 감시기능을 포함한 타이머 장치 내부의 32비트 카운터 내부구조를 도시한 것으로서, 종래의 타이머 장치에 존재하던 16비트 카운터 대신에 32비트 감시 카운팅을 위해 감시 타이머 인에이블 신호와 클럭 신호에 대응하여 상위 16비트를 카운팅하는 제2 16비트 카운터, 감시 타이머의 인에이블 신호와 타이머의 각각의 인에이블 신호를 논리합한 신호와 클럭 신호에 대응하여 하위 16비트를 카운팅하는 제1 16비트 카운터를 연결한 것이다. 상기 제1 16비트 카운터는 Timer0,Timer1,Timer2가 인에이블 될 때와 감시 타이머 기능이 인에이블될 때 하위 16비트 카운팅 동작을 하고, 상기 제2 16비트 카운터는 감시 타이머 기능이 인에이블될 때에는 상위 16비트 카운팅 동작을 한다. 즉, 감시 타이머 기능이 인에이블될 때에는 제1 및 제2 16비트 카운터가 동작하여 전체 32비트 카운팅을 가능하게 한다. 상기 본 발명의 시스템 감시기능을 포함한 타이머 장치 내부의 32비트 카운터는 도2b의 신호 다이어그램에서 보여지듯이 로우레벨에서 동작하는 시스템 리셋 신호인 RESIN이 로우에서 하이로 바뀌고 난 후 다음 클럭신호(CLKOUT)의 하강 엣지에서부터 동작한다. 본 발명의 타이머 장치의 동작을 도2b와 도3을 참조하여 설명한다. 제1 사이클은 Timer0이 동작하는 사이클로서, 이 사이클에서는 하위 16비트 카운터만 인에이블된다. 카운터의 입력으로 Timer0의 16비트 데이터 레지스터(T0CNT)의 값이 들어와 카운터에서 다운 카운팅하고 다운카운팅된 값을 다시 T0CNT에 라이트한다. 제2 사이클은 Timer1이 동작하는 사이클로서, 이 사이클에서도 하위 16비트 카운터만 인에이블된다. 카운터의 입력으로 Timer1의 16비트 데이터 레지스터(T1CNT)의 값이 들어와 카운터에서 다운 카운팅하고 다운카운팅된 값을 다시 T1CNT에 라이트한다. 제3 사이클은 Timer2가 동작하는 사이클로서, 이 사이클에서도 하위 16비트 카운터만 인에이블된다. 카운터의 입력으로 Timer2의 16비트 데이터 레지스터(T2CNT)의 값이 들어와 카운터에서 다운 카운팅하고 다운카운팅된 값을 다시 T2CNT에 라이트한다. 마지막 제4 사이클은 종래의 타이머 장치에서는 유휴 사이클로서 타이머가 동작하지 않았지만, 본 발명의 시스템 감시 기능을 포함한 타이머 장치에서는 제4 사이클에서 타이머가 감시 타이머로 동작하게 된다. 제4 사이클에서는 상위 16비트 카운터와 하위 16비트 카운터 모두 인에이블된다. 상위 16비트 데이터는 감시 카운팅을 위한 하이데이터를 저장하고 있는 16비트 레지스터(WDTHigh)로부터 입력받고, 하위 16비트 데이터는 감시 카운팅을 위한 로우 데이터를 저장하고 있는 16비트 레지스터(WDLow)로부터 입력받는다. 입력받은 전체 32비트 데이터를 32비트 카운터에서 다운 카운팅한 후 다시 상위 16비트는 WDTHigh에 라이트하고, 하위 16비트는 WDTLow에 라이트 한다.
시스템을 초기화할 때 각 레지스터의 초기값을 정하게 되는 데, 3개의 타이머 각각을 위한 16비트 데이터 레지스터(T0CNT,T10CNT,T2CNT)의 초기값은 종래의 타이머 장치에서의 값과 동일하지만, 감시 카운팅을 위한 16비트 상,하위 데이터 레지스터(WDTHigh,WDTLow)의 초기값은 종래의 감시 타이머는 매 사이클마다 카운팅되었지만 본 발명에서는 감시 카운팅이 4사이클마다 한 번씩 카운팅되기 때문에 종래의 감시 타이머의 초기값의 1/4값과 같아야 동일하게 동작한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 종래에 따로 존재하던 16비트 카운터와 감시 카운팅을 위한 32비트 카운터를 하나의 32비트 카운터로 사용함으로써 카운터 구현을 위한 면적을 줄일 수 있고, 또한 종래의 타이머 사이클에서 유휴 사이클로 쓰이던 부분을 감시 카운팅 사이클로 사용하여 사이클 효율을 높이는 효과도 얻을 수 있다.
Claims (8)
- 클럭 신호에 대응하는 제1 N비트 카운트수단을 공유하는 임의의 자연수 M개의 타이머를 포함하는 마이크로컨트롤러의 타이머 장치에 있어서, 상기 타이머 장치는 감시 타이머 장치로서의 감지 카운팅을 위하여, 상기 M개의 타이머가 공유하는 상기 제1 N비트 카운트수단에 감시 카운팅을 위한 추가의 제2 N비트 카운트수단을 더 포함하여 시스템 감시 기능을 같이 수행하는 타이머 장치.
- 제 1 항에 있어서, 상기 감시 카운팅을 위한 2N비트 데이터 중 카운팅할 상위 N비트를 저장하는 양방향성 제1 저장수단 및 하위 N비트를 저장하는 양방향성 제2 저장수단을 더 포함하여 이루어지는 시스템 감시기능을 가진 타이머 장치.
- 제 2 항에 있어서, 상기 제1 N비트 카운트수단은 상기 클럭 신호에 대응하여 상기 각 타이머가 인에이블되어 각 타이머에 해당하는 N비트 데이터를 카운팅하는 각 사이클과,상기 감시 카운팅 사이클에서 각각 인에이블되는 시스템 감시기능을 가진 타이머 장치.
- 제 2 항에 있어서, 상기 제1 N비트 카운트수단은 상기 감시 카운팅 사이클에서 상기 제2 저장수단으로부터 N비트 데이터를 입력받아 카운팅하는 시스템 감시기능을 가진 타이머 장치.
- 제 2 항에 있어서, 상기 제2 N비트 카운트수단은 상기 감시 카운팅 사이클에서만 인에이블되어 상기 제1 저장수단으로부터 N비트 데이터를 입력받아 카운팅하는 시스템 감시기능을 가진 타이머 장치.
- 제 1 항에 있어서, 상기 클럭 신호에 대응하여 제1 사이클은 상기 M개의 타이머 중 제1 타이머가 동작하는 사이클이고, 제2 사이클은 상기 M개의 타이머 중 제2 타이머가 동작하는 사이클이고, 제N 사이클은 상기 M개의 타이머 중 제M 타이머가 동작하는 사이클이며, 제N+1 사이클은 상기 감시 카운팅 사이클인 시스템 감시기능을 가진 타이머 장치.
- 다수 개 타이머의 각 인에이블 신호 및 시스템 감시 카운팅을 위한 인에이블 신호를 입력받는 입력수단; 클럭신호에 동기되어 상기 감시 카운팅을 위한 인에이블 신호에 응답하여 카운팅하는 제1 카운트 수단; 및 상기 클럭신호에 동기되어 상기 입력수단으로부터 출력되는 신호에 응답하여 카운팅하는 제2 카운트 수단을 포함하여 이루어지는 시스템 감시기능을 가진 타이머 장치.
- 제 7 항에 있어서, 상기 입력수단은 상기 입력되는 각 신호를 논리합하여 출력하는 논리합수단인 것을 특징으로 하는 시스템 감시기능을 가진 타이머 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029637A KR100256230B1 (ko) | 1997-06-30 | 1997-06-30 | 시스템감시기능을가진타이머장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029637A KR100256230B1 (ko) | 1997-06-30 | 1997-06-30 | 시스템감시기능을가진타이머장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990005440A true KR19990005440A (ko) | 1999-01-25 |
| KR100256230B1 KR100256230B1 (ko) | 2000-05-15 |
Family
ID=19512597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970029637A KR100256230B1 (ko) | 1997-06-30 | 1997-06-30 | 시스템감시기능을가진타이머장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100256230B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101312058B1 (ko) * | 2013-03-26 | 2013-09-25 | 서창원 | 비쥬얼 파닉스를 이용하여 한국어를 학습하기 위한 장치 및 그 방법 |
-
1997
- 1997-06-30 KR KR1019970029637A patent/KR100256230B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101312058B1 (ko) * | 2013-03-26 | 2013-09-25 | 서창원 | 비쥬얼 파닉스를 이용하여 한국어를 학습하기 위한 장치 및 그 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100256230B1 (ko) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5079693A (en) | Bidirectional FIFO buffer having reread and rewrite means | |
| KR100240873B1 (ko) | 송수신 겸용의 레지스터를 갖는 직렬인터페이스장치 | |
| US5410727A (en) | Input/output system for a massively parallel, single instruction, multiple data (SIMD) computer providing for the simultaneous transfer of data between a host computer input/output system and all SIMD memory devices | |
| US5574852A (en) | Integrated microcontroller having a cup-only mode of operation which directly outputs internal timing information for an emulator | |
| JPS63276795A (ja) | 可変長シフトレジスタ | |
| US8693614B2 (en) | Universal counter/timer circuit | |
| US20040006724A1 (en) | Network processor performance monitoring system and method | |
| CN101183347A (zh) | 一种自适应速率匹配总线的桥接电路 | |
| US5325341A (en) | Digital timer apparatus and method | |
| US5642523A (en) | Microprocessor with variable size register windowing | |
| KR19990005440A (ko) | 시스템 감시기능을 가진 타이머 장치 | |
| JPH0320776B2 (ko) | ||
| KR940018761A (ko) | 효율적인 데이타 인터페이스를 갖는 종속 접속가능한 주변장치 및 그 인터페이싱 방법 | |
| CN118311916B (zh) | 一种可编程逻辑系统和微处理器 | |
| CN204009891U (zh) | 一种十六位嵌入式芯片软核 | |
| JP2560068B2 (ja) | タイマ回路 | |
| TWI816032B (zh) | 多核心處理器電路 | |
| CN111581149B (zh) | 可重构地址重映射低功耗多功能定时器 | |
| SU769621A1 (ru) | Буферное запоминающее устройство | |
| JP2693885B2 (ja) | マイクロコンピュータ | |
| JPH0312504B2 (ko) | ||
| JP3001892B2 (ja) | メモリアクセス回路 | |
| SU1290304A1 (ru) | Устройство дл умножени | |
| SU736093A1 (ru) | Устройство дл сравнени дес тичных чисел | |
| SU746488A1 (ru) | Устройство дл сопр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |