KR970002073B1 - 파이프 라인 구조를 이용한 브이 엘 디 장치 - Google Patents

Abstract

내용없음.

Description

파이프 라인 구조를 이용한 브이 엘 디 장치

제1도는 종래 브이 엘 디의 구조를 나타낸 블럭도.

제2도는 본 발명의 파이프 라인 구조를 이용한 브이 엘 디의 블럭도.

제3도는 본 발명에 따른 파이프 라인 조건표.

제4도는 본 발명에 멀티플렉서의 타이밍도.

제5도는 본 발명 디멀티플렉서의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

6: 멀티플렉서 7 : 제1플립플롭

8 : 제2플립플롭 9 : 제3플립플롭

10 : 디멀티플렉서

본 발명은 컴퓨터 등에 사용되는 브이 엘 디(VLD; Variable Length Decoding, 이하 VLD라 함)에 관한 것으로, 특히, 파이프 라인 구조(Pipeline Architecture)를 이용한 VLD장치에 관한 것이다.

일반적으로, VLD는 VLC(Variable Length Coding)를 복호화하는 기능을 수행하는 것으로, 종래의 VLD는 제1도에 도시된 바와 같이 FIFO(Fin In Out)로부터 24비트(bit)의 데이타를 입력받아 47비트 데이타로 변환시키는 디 래치(D Latch)(1)와, 디 래치(1)의 출력 데이타를 입력받아 한 클락 주기에 1~24의 쉬프트(shift)를 수행하며 쉬프트 신호를 받아 복호화되어야 할 신호를 출력시키는 베럴 쉬프터(Barrel Shifter)(2)와, 배럴 쉬프터(2)로부터 신호를 입력받아 복호화하며 테이블(table)기능을 가지고 입력신호에 해당하는 정보를 출력시키는 룩 업 테이블(Look up table)(3a), 고정길이 부호를 처리하며 고정길이 부호 입력시 이를 그대로 출력시키는 고정길이 부호처리부(3b)로 된 테이블부(3)와, 디 래치(1)의 출력과 홀드(HOLD)신호를 논리곱시키는 앤드 게이트(4)와, 배럴 쉬프트(2)의 출력중에서 복호화된 신호의 갯수를 세는 어큐뮤레이터(Accumulator)(5)로 구성된다. 이와 같이 구성된 종래 VLD장치의 동작을 살펴보면 디 래치(1)에서 FIFO로부터 24비트의 데이타를 입력받으면 이를 47비트 데이타로 변환시켜 배럴 쉬프터(2)로 보내고 배럴 쉬프터(2)에서는 룩 업 테이블(3a)과 고정길이 부호 처리부(3b)로 이루어진 테이블부(3)로 출력 신호를 보낸다.

또한, 디 래치(1)의 출력은 홀드신호와 앤드 게이트(4)를 통하여 논리곱되어 배럴 쉬프터(2) 신호와 함께 어큐뮤레이터(5)에서 배럴 쉬프터(2)의 출력이 복호화되어야 할 부분을 가리키도록 쉬프트 신호를 발생시키며, 복호화된 갯수가 24를 넘으면 어큐뮤레이터(5)에서 디 래치(1)에 의해 FIFO로부터 새로운 입력을 받아들인다. 한편, 테이블부(3)의 룩업 테이블(3a)에서는 배럴 쉬프터(2)로부터 입력신호를 받아 이를 복호화시키며 테이블 기능을 가지고 입력신호에 해당하는 정보를 출력시키는 데 이 룩업 테이블(3a)에서는 가변길이의 데이타만을 처리하게 된다.

그리고, 고정길이 부호 처리부(3b)에서는 고정길이 부호가 입력되면 이를 그대로 출력시키게 된다. 그러나, 상기와 같은 종래 VLD장치에 있어서는 여러개(예를 들여, 4개)의 VLD를 병렬로 사용하여 데이타를 처리하는 경우 많은 하드웨어를 필요로 하게 되는 결점이 있다.

본 발명은 이와 같은 종래의 결점을 해결하기 위한 것으로, 하나의 파이프 라인 VLD를 사용하여 여러개의 VLD기능을 수행하도록 하는 장치를 제공하는 데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은 기존의 구성에 추가하여 입력되는 다수의 데이타를 순차적으로 출력시키는 멀티플렉서와, 배럴 쉬프터와 테이블부사이, 배럴 쉬프터와 어큐뮤레이터 사이, 테이블부와 어큐뮤레이터사이에 각각 접속되어 클락 펄스를 발생하므로 각 스테이지를 독립적으로 작용하게 하는 제1 내지 제3츨립플롭과, 테이블부의 출력단에 접속되어 순차적으로 입력되는 데이타를 동시에 출력시키는 디멀티플렉서로 구성된 것을 특징으로 한다.

이하, 본 발명의 실시예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

제2도는 본 발명의 블럭도로, 디 래치(1)로부터 어큐뮤레이터(5)까지 이루어지는 구성은 종래와 같이 동일 구성에 대하여는 동일부호를 사용하여 이에 대한 설명은 생략한다.

본 발명은 디 래치(1) 입력단에 접속되어 동시에 입력되는 다수의 데이타를 순차적으로 출력시키는 멀티 플렉서(6)와, 배럴 쉬프터(2)와 테이블부(3)사이, 배럴 쉬프터(2)와 어큐뮤레이터(5)사이, 테이블부(3)와 어큐뮤레이터(5)사이에 각각 접속되어 클락 펄스를 발생하므로 각 스테이지를 독립적으로 작용하게 하는 제1 내지 제3플리플롭(7-9)과, 테이블(3)의 출력단에 접속되어 순차적으로 입력되는 데이타를 동시에 출력시키는 디멀티플렉서(10)로 된 것이다.

이와 같이 구성된 본 발명은 VLD의 주요부분이 배럴 쉬프터(2), 테이블부(3), 어큐뮤레이터(5)를 파이프라인의 각 스테이지로 하여 각 스테이지가 각각 독립된 데이타를 처리할 수 있도록 한 것으로, 예를 들어, 모듈 1로부터의 데이타(M1)와 어큐뮤레이터(5)에서 처리되는 동안 모듈 2의 데이타(M2)는 테이블부(3)에서 처리되고 모듈 3의 데이타(M3)는 배럴 쉬프터(2)에서 처리된다. 즉, 각 스테이지의 블랭크 타임(blank time)동안 다른 데이타를 처리할 수 있는 데 각각의 경우를 제3도에 도표로 나타내었다.

만일, 멀티플렉서(6)로 제4도와 같이 M1, M2, M3의 데이타가 동시에 입력되면, 3개의 클락신호(M1 CLK~ M3 CLK)를 사용하여 M1, M2, M3의 순으로 데이타를 출력시키게 된다. 또한, 멀티플렉서(6)에서 데이타가 순서대로 출력되면 디 래치(1), 배럴 쉬프터(2), 제1플립플롭(7), 테이블부(3)를 거쳐 디멀티플랙서(10)에 순서대로 입력되며, 제5도에 도시된 바와 같이 각 데이타 클럭신호(M1 CLK~M3 CLK)에 동기되어 M1~M3의 데이타가 된 후 다시 클럭신호(CLK)에 동기되어 M1~M3의 데이타를 동시에 출력시키게 된다.

이때, 배럴 쉬프터(2), 테이블부(3), 어큐뮤레이터(5)는 조합조직이기 때문에 이를 클락 펄스로 제어하기 위해 각 스테이지 사이에 제1 내지 제3플립플롭(7~9)을 접속시켜 각 스테이지가 독립적으로 작용하도록 한 것이다.

이상에서 설명한 바와 같은 본 발명은 하나의 파이프 라인 VLD를 사용하여 3개의 종래 VLD를 대체할 수 있어 VLD를 병렬로 사용하여 데이타를 처리하므로 인하여 발생하였던 하드웨어의 복잡성을 해결할 수 있는 효과에 있다.

Claims (6)

1. 24비트의 데이타를 47비트의 데이타로 변환시키는 디 래치(1)와, 상기 디 래치(1)의 데이타를 입력받아 한 클락 주기에 1~24의 쉬프트를 수행하고 쉬프트 신호를 받아 복호화되어야 할 신호를 출력시키는 배럴 쉬프터(2)와, 상기 밸럴 쉬프터(2)로부터 신호를 입력받아 테이블 기능을 수행하는 테이블부(3)와, 상기 디 래치(1)의 출력과 홀드 신호를 논리곱시키는 앤드 게이트(4)와, 상기 배럴 쉬프터(2)의 출력중에서 복호화된 신호의 갯수를 세는 어큐뮤레이터(5)와, 상기 디 래치(1) 입력단에 접속되어 동시 입력되는 다수의 데이타를 순차적으로 출력시키는 멀티플렉서(6)와, 클락 펄스를 발생하여 각 스테이지를 독립적으로 작용하게 하는 제1 내지 제3플립플롭(7~9)과, 상기 테이블부(3)의 출력단에 접속되어 순차적으로 입력되는 데이타를 동시에 출력시키는 디멀티플렉서(10)로 된 파이프 라인 구조를 이용한 브이 엘 디 장치.
2. 제1항에 있어서, 상기 제1플립플롭(7)은 배럴 쉬프터(2)와 테이블부(7) 사이에 접속된 파이프 라인 구조를 이용한 브이 엘 디 장치.
3. 제1항에 있어서, 상기 제2플립플롭(8)은 배럴 쉬프터(2)와 어큐뮤레이터(5) 사이에 접속된 파이프 라인 구조를 이용한 브이 엘 디 장치.
4. 제1항에 있어서, 상기 제3플립플롭(9)은 테이블부(3)와 어큐뮤레이터(5) 사이에 접속된 파이프 라인 구조를 이용한 브이 엘 디 장치.
5. 제1항에 있어서, 상기 멀티플렉서(6)는 3개의 독립된 클락을 이용하여 데이타를 출력시키도록 된 파이프 라인 구조를 이용한 브이 엘 디 장치.
6. 제1항에 있어서, 상기 디멀티플렉서(10)는 4개의 독립된 클락을 이용하여 데이타를 출력시키도록 된 파이프 라인 구조를 이용한 브이 엘 디 장치.