KR950006591A - 파이프 라인 구조를 이용한 브이 엘 디 장치 - Google Patents

파이프 라인 구조를 이용한 브이 엘 디 장치 Download PDF

Info

Publication number
KR950006591A
KR950006591A KR1019930017222A KR930017222A KR950006591A KR 950006591 A KR950006591 A KR 950006591A KR 1019930017222 A KR1019930017222 A KR 1019930017222A KR 930017222 A KR930017222 A KR 930017222A KR 950006591 A KR950006591 A KR 950006591A
Authority
KR
South Korea
Prior art keywords
pipeline structure
data
flip
barrel shifter
signal
Prior art date
Application number
KR1019930017222A
Other languages
English (en)
Other versions
KR970002073B1 (ko
Inventor
박용준
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019930017222A priority Critical patent/KR970002073B1/ko
Publication of KR950006591A publication Critical patent/KR950006591A/ko
Application granted granted Critical
Publication of KR970002073B1 publication Critical patent/KR970002073B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Advance Control (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)

Abstract

본 발명은 하나의 파이프라인 VLD를 사용하여 3개의 종래 VLD를 대체할 수 있는 파이프 라인 구조를 이용한 VLD장치에 관한 것으로 기존에는 4개의 VLD를 병렬로 사용하여 데이터를 처리하므로 많은 하드웨어를 필요로 하게 되는 문제가 있어, 본 발명에서는 기존의 구성에 동시에 입력되는 데이터를 순차적으로 출력시키는 멀티플렉서(6), 각 스테이지 사이에 접속되어 각 스테이지를 독립적으로 작용하게 하는 제1내지 제3플립플롭(7-9)과, 순서대로 입력되는 데인타를 동시에 출력시키는 디멀티플렉서(10)를 포함시켜 하나의 파이프 라인 VLD로 3개의 VLD를 대체하므로 하드웨어를 줄일 수 있도록 한 것이다.

Description

파이프 라인 구조를 이용한 브이 엘 디 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 파이프라인 구조를 이용한 브이 엘 디의 블럭도.
제3도는 본 발명에 따른 파이프라인 조건표.
제4도는 본 발명에 멀티플렉서의 타이밍도.

Claims (6)

  1. 24비트의 데이터를 47비트의 데이터로 변환시키는 디 래치(1)와, 상기 디 래치(1)의 데이터를입력받아 한 클락 주기에 1~24의 쉬프트를 수행하고 쉬프트 신호를 받아 복호화되어야 할 신호를 출력시키는 배럴 쉬프터(2)와, 상기 배럴 쉬프터(2)로부터 신호를 입력받아 테이블 기능을 수행하는 테이블부(3)와, 상기 디 래치(1)의 출력과 홀드 신호를 논리곱시키는 앤드 케이트(4)와, 상기 배럴 쉬프터(2)의 출력중에서 복호화된 신호의 개수를 세는 어큐뮤레이터(5)와, 상기 디 래치(1)의 입력단에 접속되어 동시 입력되는 다수의 데이터를 순차적으로 출력시키는 멀티플렉서(6)와, 클락 펄스를 발생하여 각 스테이지를 독립적으로 작용하게 하는 제1내지 제3플립플롭(7~9)과, 상기 테이블부(3)의 출력단에 접속되어 순차적으로 입력되는 데이터를 동시에 출력시키는 디멀티플렉서(10)로 된 파이프 라인 구조를 이용한 브이 엘 디 장치.
  2. 제1항에 있어서, 상기 제1플립플롭(7)은 배럴 쉬프터(2)와 테이블부(7)사이에 접속된 파이프 라인 구조를 이용한 브이 엘 디 장치.
  3. 제1항에 있어서, 상기 제2플립플롭(8)은 배럴 쉬퍼트(2)와 어큐뷰레이터(5)사이에 접속된 파이프 라인 구조를 이용한 브이 엘 디 장치.
  4. 제1항에 있어서, 상기 제3플립플롭(9)은 테이블부(3)와 어큐뮤레이터(5)사이에 접속된 파이프 라인 구조를 이용한 브이 엘 디 장치.
  5. 제1항에 있어서, 상기 멀티플렉서(6)는 3개의 독립된 클락을 이용하여 데이터를 출력시키도록 된 파이프라인 구조를이용한 브이 엘 디 장치.
  6. 제1항에 있어서, 상기 디멀티플렉서(10)는 4개의 독립된 클락을 이용하여 데이터를 출력시키도록 된 파이프라인 구조를 이용한 브이 엘 디 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930017222A 1993-08-31 1993-08-31 파이프 라인 구조를 이용한 브이 엘 디 장치 KR970002073B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930017222A KR970002073B1 (ko) 1993-08-31 1993-08-31 파이프 라인 구조를 이용한 브이 엘 디 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930017222A KR970002073B1 (ko) 1993-08-31 1993-08-31 파이프 라인 구조를 이용한 브이 엘 디 장치

Publications (2)

Publication Number Publication Date
KR950006591A true KR950006591A (ko) 1995-03-21
KR970002073B1 KR970002073B1 (ko) 1997-02-21

Family

ID=19362485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017222A KR970002073B1 (ko) 1993-08-31 1993-08-31 파이프 라인 구조를 이용한 브이 엘 디 장치

Country Status (1)

Country Link
KR (1) KR970002073B1 (ko)

Also Published As

Publication number Publication date
KR970002073B1 (ko) 1997-02-21

Similar Documents

Publication Publication Date Title
KR100328333B1 (ko) 직병렬 변환 회로
US6184808B1 (en) Parallel-to-parallel converter including common multiple register
KR910002119A (ko) 신호발생기
KR900014970A (ko) 동기 회로
KR100464407B1 (ko) 병렬-직렬 컨버터
KR960025082A (ko) 데이타 전송장치
JPH0326107A (ja) 論理回路
KR920003658A (ko) 논리비교회로
KR950006591A (ko) 파이프 라인 구조를 이용한 브이 엘 디 장치
KR19980042000A (ko) 직병렬 데이터 변환기
KR900002638A (ko) 샘플홀드회로
KR910013751A (ko) Nrz/cmi(ii) 부호 변환장치
KR100223848B1 (ko) 반도체장치의 출력회로
KR100278271B1 (ko) 클럭주파수분주장치
KR100210856B1 (ko) 음성 신호 인터페이스 회로
JPS62233931A (ja) パラレル・シリアル変換器
SU1197068A1 (ru) Управл ема лини задержки
KR930006540A (ko) 승산 회로의 부분 승수 선택 회로
KR930024337A (ko) 데이타 전송시스템의 역다중화의 프레임 동기검출방식 및 회로
KR100239487B1 (ko) 음성 피씨엠 데이터 전송장치
KR970019031A (ko) 위상 지연을 선택할 수 있는 위상 변환 회로
KR910005647A (ko) 동기 보상 회로
SU1506531A1 (ru) Устройство дл вычитани и выделени импульсов
KR940003188A (ko) 동기식 카운터회로
KR970056528A (ko) 아날로그 버스/i^2c 버스 프로토콜 변환기

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee