SU1506531A1 - Устройство дл вычитани и выделени импульсов - Google Patents

Устройство дл вычитани и выделени импульсов Download PDF

Info

Publication number
SU1506531A1
SU1506531A1 SU874326372A SU4326372A SU1506531A1 SU 1506531 A1 SU1506531 A1 SU 1506531A1 SU 874326372 A SU874326372 A SU 874326372A SU 4326372 A SU4326372 A SU 4326372A SU 1506531 A1 SU1506531 A1 SU 1506531A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
bus
triggers
Prior art date
Application number
SU874326372A
Other languages
English (en)
Inventor
Владимир Михайлович Гареев
Феликс Валентинович Голик
Original Assignee
Новгородский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новгородский Политехнический Институт filed Critical Новгородский Политехнический Институт
Priority to SU874326372A priority Critical patent/SU1506531A1/ru
Application granted granted Critical
Publication of SU1506531A1 publication Critical patent/SU1506531A1/ru

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах управлени , а также сбора и обработки информации. Целью изобретени   вл етс  повышение надежности работы устройства. Устройство содержит D - триггеры 1-4, элемент НЕ 5, элемент И-НЕ 6, элементы И 7 и 8, входную шину 9, шину тактовых импульсов 10 и выходные шины 11 и 12. Поставленна  цель достигаетс  включением четырех Д-триггеров по схеме регистра сдвига. Это обеспечивает более надежную работу устройства. 2 ил.

Description

в
10
0Q1
О Од
ел
со
Фиг.1
315
Изобретение относитс  к импульсной технике и может быть использовано в устройствах управлени  и обработки информации.
Целью изобретени   вл етс  повышение надежности работы устройства.
На Лиг.1 изображена структурна  схема устройства на фиг.2 - временные диаграммы, по сн ющие работу устройства.
Устройство содержит D-триггеры 1-А, элемент НЕ 5, элемент И-НЕ 6, первый и второй элементы И 7 и 8, входную шину 9, шину 10 тактовых импульсов, перва  и втора  выходные шины 11 и 12 устройства.
Установочный S-вход триггера 1 соединен с входной шиной 9, а информационный D-вход этого триггера под- ключей к нулевой шине . Синхронизирующие С-входы триггеров 1,2,4, а также вход элемента НЕ 5 подключены к шине тактовых импульсов 10, а выход элемента НЕ 5 подключен к С-вхо- ду триггера 3 и к первому входу элемента И 7. Выход элемента И 7 соединен с первой выходной шиной 11. Второй вход элемента И 7 соединен с первой выходной шиной 11. Второй вхо элемента И 7 соединен с выходом элемента И-НЕ 6. Первый вход элемента И-НЕ 6 подключен к пр мому выходу триггера 2, вторые входы элементов И-НЕ 6, И 8 соединены с инверс- ным выходом триггера 4, а первый вхо элемента И 8 подключен к пр мому выходу триггера 3. Выход элемента И соединен с второй выходной шиной 12 Устройство может быть реализовано на микросхемах любой серии, имеющей в своем составе D-триггеры, элементы Ч-НЕ.
Устройство работает следующим образом .
На вход устройства по шине 10 поступают пр моугольные тактовые импульсы (фиг.2), диаграмма а, которые инвертируютс  элементом НЕ 5, диаграмма в. По шине 9 на вход устройства поступает входной сигнал, диаграм ма с. Этот сигнал устанавливает триггер 1 в единичное состо ние, диаграмма d. Сигналы на пр мых выходах триггеров 2 и 3 приведены на диаграммах е и f, а сигнал на инверсном вы
д
15
20 25 ЗО
40
45
50
55
14
ходе триггера 4 приведен на диаграмме g. Элемент И-НЕ 6 формирует сигнал запрета, диаграмма К, которьгй поступает на вход элемента И 7, а на второй вход этого элемента поступает последовательность тактовых импульсов с выхода элемента НЕ 5. В результате , в выходную шину 11 с элемента И 7 поступает последовательность тактовых импульсов с частотой из которой вычтена частота управл ющего сигнала, диаграмма 1. С выхода элемента И 8 в выходную щину 12 поступает одиночный импульс, который индицирует по вление управл ющего сигнала в шине 9, диаграмма h.
Предлагаемое устройство работоспособно при условии тактовых импульсов, где с минимальна  задержка между управл ющими сигналами.

Claims (1)

  1. Формула изобретени 
    Устройство дл  вычитани  и выделени  импульсов, содержащее шину тактовых импульсов, четыре D-триггера, элемент И, элемент И-НЕ, элемент НЕ, причем шина тактовых импульсов соединена с входом элемента НЕ и С-входом второго триггера, выход элемента НЕ- с С-входом третьего триггера, инверсный выход четвертого триггера - с первым входом элемента И-НЕ, выход элемента И - с первой выходной шиной , а D-вход первого триггера подключен к нулевой щине, отличающеес  тем, что, с целью повышени  надежности, введен второй элемент И, D-триггеры включены по схеме регистра сдвига, причем установочный вход первого триггера соединен с входной шиной, С-вход первого триггера - с шиной тактовых импульсов и с С-входом четвертого триггера, пр мой выход второго D-триггера соединен с вторым входом элемента И-НЕ, пр мой выход третьего триггера - с первым входом втброго элемента И, второй вход которого соединен с инверсным выходом четвертого триггера, выход второго элемента И - с второй выходной шиной, а выход элемента И-НЕ - с первым входом первого элемента И, второй вход которого соединен с выходом элемента НЕ.
    д П ГП П ГП
    ГП
    (риг.2
SU874326372A 1987-07-23 1987-07-23 Устройство дл вычитани и выделени импульсов SU1506531A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874326372A SU1506531A1 (ru) 1987-07-23 1987-07-23 Устройство дл вычитани и выделени импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874326372A SU1506531A1 (ru) 1987-07-23 1987-07-23 Устройство дл вычитани и выделени импульсов

Publications (1)

Publication Number Publication Date
SU1506531A1 true SU1506531A1 (ru) 1989-09-07

Family

ID=21335532

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874326372A SU1506531A1 (ru) 1987-07-23 1987-07-23 Устройство дл вычитани и выделени импульсов

Country Status (1)

Country Link
SU (1) SU1506531A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Губников B.C. Интегральна электроника в измерительных устройствах. Л.: Энерги , 1970, с.236, рис. 16, 1а. Авторское свидетельство СССР №1177895, кл. Н 03 К 5/153, 1985. *

Similar Documents

Publication Publication Date Title
JPS6467029A (en) Phase matching circuit
KR940005006B1 (ko) 분할비율이 변화될 수 있는 주파수 분할회로
SU1506531A1 (ru) Устройство дл вычитани и выделени импульсов
SU1325454A1 (ru) Многоканальное устройство дл сдвига во времени совпадающих импульсов
SU1293834A1 (ru) Устройство дл выделени одиночного импульса из серии
SU1075393A1 (ru) Преобразователь серий импульсов в пр моугольные импульсы
SU1125737A1 (ru) Двухканальный формирователь однополосного сигнала
SU1381599A1 (ru) Устройство дл сдвига импульсов
SU1394416A1 (ru) Формирователь импульсов
SU960820A2 (ru) Многоканальное устройство дл приоритетной селекции импульсов
SU1718368A1 (ru) Формирователь импульсов
GB1436345A (en) Semiconductor switching circuit
SU1370751A1 (ru) Формирователь импульсов
SU1140234A2 (ru) Генератор последовательности импульсов
SU624357A1 (ru) Формирователь синхронизированных импульсов
SU900458A1 (ru) Регистр
RU1811003C (ru) Устройство дл разделени импульсов
SU1007189A1 (ru) Устройство дл временного разделени импульсных сигналов
SU1378029A1 (ru) Устройство дл формировани импульсов
SU741441A1 (ru) Устройство дл синхронизации импульсов
SU1370750A1 (ru) Устройство тактовой синхронизации
SU1095376A1 (ru) Устройство дл синхронизации импульсных сигналов
SU940288A1 (ru) Устройство контрол импульсов многоканального генератора
SU1539976A1 (ru) Устройство дл синхронизации импульсов
SU590860A1 (ru) Устройство синхронизации псевдошумовых сигналов