KR100239487B1 - 음성 피씨엠 데이터 전송장치 - Google Patents

Abstract

음성 피씨엠 데이터 전송장치에 관한 것으로, 한 시스템에서 전송된 데이터를 이 시스템의 클럭에 따라 한 슬롯씩 쉬프트하여 차례대로 저장하는 제 1 다수개의 쉬프트 레지스터들과, 상기 한 시스템의 프레임 시그널과 다른 시스템의 프레임 시그널을 입력받아 타이밍 제어신호를 출력하는 타이밍 제어부와, 상기 다른 시스템의 프레임 시그널에 따른 타이밍 제어부의 제어신호로 상기 제 1 다수개의 쉬프트 레지스터들에서 각각 출력된 데이터를 저장하고 다른 시스템의 프레임 시그널에 따른 타이밍 제어부의 제어신호로 저장된 데이터를 각각 출력하는 다수개의 버퍼들와, 상기 다른 시스템의 하이웨이 클럭에 따라 상기 다수개의 버퍼들에서 출력되는 데이터들을 각각 저장한 후 쉬프트하여 차례로 출력하는 제 2 다수개의 쉬프트 레지스터들로 구성되어 비동기화 시스템에서 음성 PCM 데이터를 쉬프트 레지스터를 사용하여 효율적으로 세이브(Save)하고, 로드함으로써 비동기화 시스템간에도 음성 데이터의 전송을 가능하게 하고, 아식(ASIC) 구성이 용이한 효과가 있다.

Description

음성 피씨엠 데이터 전송장치

본 발명은 비동기화 시스템에 관한 것으로 특히, 비동기화 시스템간의 음성 PCM(Pulse Code Modulation) 데이터 전송장치에 관한 것이다.

일반적으로 두 시스템간의 모든 데이터의 전송은 항상 같이 동기(Sync)가 정확하게 일치하고, 두 시스템간의 클럭이 같은 상태에서만 데이터의 전송이 이루어지게 된다.

그러나 음성 데이터의 경우 통상 음성 처리 시스템에서는 8㎑로 샘플을 하고 이 샘플링된 데이터들은 8비트의 PCM 데이터들로 구성되고 이 하나의 8비트의 음성 데이터를 하나의 슬롯(Slot)이라고 한다.

도 1은 종래기술에 따른 프레임 시그날을 설명하기 위한 도면으로, 하나의 슬롯은 8비트로 구성되고 하이웨이 클럭(Highway Clock)은 이 각 비트마다 한 클럭씩 발생한다.

이 8㎑의 여러 PCM 데이터들을 더 높은 주파수의 하이웨이 클럭을 사용하여 먹싱을 하여 하나의 시그널 라인에 한꺼번에 많은 수의 PCM 데이터들을 보내는 PCM 하이웨이 방식을 이용한다.

예를들어 하나의 A 시스템에서 다른 B 시스템으로 음성 데이터의 동기를 맞추기 위해 음성 데이터 전송의 시작임을 알려주는 프레임 시그널에 동기를 맞추어서 하이웨이 클럭에 따라 PCM 데이터를 전송한다.

그리고 이 전송된 PCM 데이터를 읽기 위해서 다른 B 시스템은 PCM 데이터를 A 시스템의 프레임 시그널에 동기를 맞추고 A 시스템에서 내보내는 하이웨이 클럭에 맞추어 데이터를 내보내야 한다.

이렇게 동작하기 위해서 B 시스템은 반드시 A 시스템의 프레임 시그널에 동기를 맞추어야 하고, A 시스템의 하이웨이 클럭에 따라 모든 처리를 하여야 한다. 즉, B 시스템은 A 시스템에 동기화 해야한다.

만약 B 시스템이 A 시스템에서 보내는 하이웨이 클럭에 따라 동작하지 않고, B 시스템의 자체 클럭을 사용하고 자기 시스템의 프레임 시그널로 처리하는 경우 새로운 B 시스템이 A 시스템으로 그대로 인터페이스되지 않으면 B 시스템에 적용하지 못하게 된다.

기존의 고정된 A 시스템과 이 고정된 A 시스템과 그대로 인터페이스가 되지 않는 다른 기능을 하는 B 시스템을 적용해야 하는 경우 B 시스템은 B 시스템만의 특별한 기능을 하기 위해 다른 주파수의 클럭을 사용하고, 그 클럭을 처리하여 음성 데이터가 들어오는 클럭을 만들어 내게 된다.

하지만, 음성 PCM 데이터를 처리하는 A 시스템 클럭과 B 시스템 클럭은 다를 수밖에 없다. 그리고, B 시스템은 자기나름대로의 다른 프레임 시그널을 갖게 된다.

즉, 종래의 두 시스템간의 모든 데이터의 전송은 항상 같이 동기가 정확하게 일치하고 클럭이 일치하여야만 시스템간에 음성 PCM 데이터의 전송이 가능한 문제점이 있다.

본 발명은 종래기술의 문제점을 해결하기 위하여 안출한 것으로 서로 동기가 일치하지 않는 비동기화 시스템 사이에서 데이터 전송을 가능하게 하는 음성 피씨엠 데이터 전송장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 음성 피씨엠 데이터 전송장치의 특징은 한 시스템에서 다른 시스템으로 PCM 데이터를 전송할 때 한 시스템은 한 시스템 클럭에 따라 PCM 데이터를 시리얼로 입력하여 패러렐로 출력하는 쉬프트 레지스터들에 저장하고, 이 저장된 PCM 데이터는 다른 시스템의 다른 클럭에 따라 패러렐로 입력받아 시리얼로 출력하는 쉬프트 레지스터들을 통해 PCM 데이터 전송을 수행함에 있다.

도 1은 종래기술에 따른 프레임 시그날을 설명하기 위한 도면

도 2는 본 발명에 따른 음성 PCM 데이터 전송장치의 구성을 설명하기 위한 블록도

도 3a는 도 2의 프레임 시그널에 따라 제 1 쉬프트 레지스터에서 버퍼부로의 출력 타이밍을 관계를 설명하기 위한 파형도

도 3b는 도 2의 프레임 시그널에 따라 버퍼부에서 제 2 쉬프트 레지스터로의 출력 타이밍을 관계를 설명하기 위한 파형도

도면의 주요부분에 대한 부호의 설명

21, 24 : 쉬프터 레지스터부 22 : 타이밍 제어부

23 : 버퍼부

이하, 본 발명에 따른 음성 피씨엠 데이터 전송장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2는 본 발명에 따른 음성 PCM 데이터 전송장치의 구성을 설명하기 위한 블록도로써, 쉬프트 레지스터 0(SR 0)부터 쉬프트 레지스터 n-1(SR n-1)로 이루어져 송신 시스템에서 전송된 데이터를 이 송신 시스템의 하이웨이 클럭에 따라 한 슬롯씩 차례대로 저장하는 제 1 쉬프트 레지스터부(21)와, 송신 시스템의 프레임 시그널과 수신 시스템의 프레임 시그널을 입력받아 타이밍 제어신호를 출력하는 타이밍 제어부(22)와, 버퍼 0부터 버퍼 N-1로 이루어져 송신 시스템의 프레임 시그널에 따라 타이밍 제어부(22)에서 출력된 타이밍 제어신호로 제 1 쉬프트 레지스터부(21)의 각 쉬프트 레지스터들(SR 0 ∼ SR n-1)에서 각각 출력된 PCM 데이터를 저장하고 수신 시스템의 프레임 시그널에 따라 타이밍 제어부(22)에서 출력된 타이밍 제어신호로 이 저장된 PCM 데이터를 각각 출력하는 버퍼부(23)와, SR 0부터 SR n-1로 이루어져 수신 시스템의 하이웨이 클럭에 따라 버퍼부(23)의 각 버퍼들에서 출력된 PCM 데이터를 각각 저장하는 제 2 쉬프트 레지스터부(24)로 구성된다.

여기서, 상기 버퍼부(23)의 각 버퍼들은 케스케이드 듀얼 버퍼(Cascade Dual Buffer)로 구성된다.

이와 같이 구성된 본 발명에 따른 음성 피씨엠 데이터 전송장치의 동작을 첨부된 도면을 참조하여 설명한다.

도 3a는 도 2의 프레임 시그널에 따라 제 1 쉬프트 레지스터에서 버퍼부로의 출력 타이밍을 관계를 설명하기 위한 파형도이고, 도 3b는 도 2의 프레임 시그널에 따라 버퍼부에서 제 2 쉬프트 레지스터로의 출력 타이밍을 관계를 설명하기 위한 파형도이다.

먼저, A, B 시스템 사이에 각각 서로 다른 A, B 클럭으로 음성 PCM 하이웨이 데이터를 전송하는 경우 특히 A 시스템에서 B 시스템으로 PCM 하이웨이 데이터를 전송할 때 A 시스템에서 출력되는 PCM 데이터는 A 시스템의 A 하이웨이 클럭에 의해 차례대로 전송된다.

이 전송되는 PCM 데이터가 0번째 슬롯에서 n-1번째 슬롯까지 전송되면 PCM 슬롯수 만큼의 제 1 쉬프트 레지스터부(21)의 쉬프트 레지스터들(SR 0 ∼ SR n-1)에 차례로 저장된다.

즉, 제 1 쉬프트 레지스터부(21)의 SR 0에는 0번째 슬롯 PCM 데이터가 저장되고, SR n-1에는 n-1번째 슬롯 PCM 데이터가 저장된다.

이때 타이밍 제어부(22)는 도 3a와 같이 시스템의 프레임 시그널에 맞추어 제 1 쉬프트 레지스터부(21)에 저장되어 있는 n 슬롯 PCM 하이웨이 데이터들을 버퍼부(23)의 버퍼 0부터 버퍼 N-1에 각각 저장한다.

다시 설명하면 제 1 쉬프트 레지스터부(21)에 시리얼(Serial)하게 들어오는 PCM 하이웨이 데이터들을 A 시스템의 프레임 시그널에 따라 한 프레임의 n 슬롯 PCM 하이웨이 데이터들을 동시에 버퍼부(23)에 저장한다.

상기 버퍼부(23)의 각 버퍼들(버퍼 0 ∼ 버퍼 n-1)은 케스케이드 듀얼 버퍼로 제어신호가 인가되면 입력 내용이 그대로 출력되며, 제어신호가 인가되지 않으면 그대로 입력 내용을 유지한다.

그 후 B 시스템은 도 3b와 같이 타이밍 제어부(22)의 프레임 시그널에 따라 버퍼부(23)의 각 버퍼에 각각 저장된 N 슬롯 PCM 하이웨이 데이터들을 패러렐(Parallel)하게 동시에 제 2 쉬프트 레지스터부(24)에 로딩(Loading)한다.

이 로딩된 N 슬롯 PCM 하이웨이 데이터들은 각각 제 2 쉬프트 레지스터부(24)의 SR 0부터 SR n-1에 입력되고, 제 2 쉬프트 레지스터부(24)는 B 시스템의 하이웨이 클럭에 맞게 SR 0부터 차례로 쉬프트를 해가며 시리얼하게 전송한다.

본 발명에 따른 음성 피씨엠 데이터 전송장치는 비동기화 시스템에서 음성 PCM 데이터를 쉬프트 레지스터를 사용하여 효율적으로 세이브(Save)하고, 로드함으로써 비동기화 시스템간에도 음성 데이터의 전송을 가능하게 하고, 아식(ASIC) 구성이 용이한 효과가 있다.

Claims (6)

1. 한 시스템에서 전송된 데이터를 이 시스템의 클럭에 따라 한 슬롯씩 쉬프트하여 차례대로 저장하는 제 1 다수개의 쉬프트 레지스터들과,

   상기 한 시스템의 프레임 시그널과 다른 시스템의 프레임 시그널을 입력받아 타이밍 제어신호를 출력하는 타이밍 제어부와,

   상기 한 시스템의 프레임 시그널에 따른 타이밍 제어부의 제어신호로 상기 제 1 다수개의 쉬프트 레지스터들에서 각각 출력된 데이터를 저장하고 다른 시스템의 프레임 시그널에 따른 타이밍 제어부의 제어신호로 저장된 데이터를 각각 출력하는 다수개의 버퍼들와,

   상기 다른 시스템의 하이웨이 클럭에 따라 상기 다수개의 버퍼들에서 출력되는 데이터들을 각각 저장한 후 쉬프트하여 차례로 출력하는 제 2 다수개의 쉬프트 레지스터들로 구성됨을 특징으로 하는 음성 피씨엠 데이터 전송장치.
2. 제 1 항에 있어서, 상기 다수개의 쉬프트 레지스터들의 쉬프트 레지스터 갯수는 상기 입력되는 PCM 데이터 슬롯 수와 동일하게 구성되록함을 특징으로 하는 음성 피씨엠 데이터 전송장치.
3. 제 1 항에 있어서, 상기 다수개의 버퍼들의 버퍼의 갯수는 상기 입력되는 PCM 데이터 슬롯 수와 동일하게 구성되록함을 특징으로 하는 음성 피씨엠 데이터 전송장치.
4. 제 1 항에 있어서, 상기 다수개의 버퍼들의 각 버퍼는

   케스케이드 듀얼 버퍼로 구성됨을 특징으로 하는 음성 피씨엠 데이터 전송장치.
5. 제 1 항에 있어서, 상기 제 1 다수개의 쉬프트 레지스터들은

   시리얼하게 입력되는 PCM 하이웨이 데이터들을 한 시스템의 프레임 시그널에 맞추어 패러렐하게 동시에 출력하도록 구성됨을 특징으로 하는 음성 피씨엠 데이터 전송장치.
6. 제 1 항에 있어서, 상기 제 2 다수개의 쉬프트 레지스터들은

   상기 다수개의 버퍼에 있는 PCM 하이웨이 데이터들을 프레임 시그널에 따라 패러렐하게 동시에 로딩하여 다른 시스템의 하이웨이 클럭에 맞추어 시리얼하게 출력하도록 구성됨을 특징으로 하는 음성 피씨엠 데이터 전송장치.

Images