SU1453621A1

SU1453621A1 - Обнаружитель комбинаций двоичных сигналов

Info

Publication number: SU1453621A1
Application number: SU874182543A
Authority: SU
Inventors: Владимир Николаевич Деев; Константин Леонидович Осинов; Сергей Евгеньевич Солнцев
Original assignee: Предприятие П/Я В-2735
Priority date: 1987-01-16
Filing date: 1987-01-16
Publication date: 1989-01-23

Abstract

Изобретение относитс к электросв зи и м.б. использовано в приемных уст-вах дл обнаружени сигналов при неизвестном моменте их прихода. Цель изобретени - повышение точности путем уменьшени времени задержки выходного сигнала по отношению к такТахт товому сигналу. Обнаружитель содержит регистр сдвига информации, блок 3 злементов И, переключатель 4 кодов комбинаций. Дл достижени цели введены синхронный многоканальный коммутатор 2 и синхронный блок 5 сравнени . Синхронный многоканальный коммутатор 2 содержит N каналов пропускани , управл емых с первых выходов переключател 4 и хронируемых тактовым сигналом. Хронирование синхронного многоканального коммутатора 2 и синхронного блока 5 позвол ет исключить последовательное накопление задержки и нарушение синхронности между выходным и тактовым сигналами. 1 ил. (Л

Description

Изобретение относитс к электросв зи и может быть испольповано в приемных устройствах дл обнаружени сигналов при .неизвестном моменте их прихода.

Целью изобретени вл етс повышение точности путем уменьшени времени задержки выходного сигнала по отношению к тактовому сигналу.

На чертеже представлена структурна электрическа схема обнаружител комбинации двоичных сигналов.

Обнаружитель содержит регистр 1 сдвига информации, синхронный многоканальный коммутатор 2, блок 3 элементов И, переключатель 4 кодов комбинаций и синхронный блок 5 сравнени .

Обнаружитель комбинаций двоичных сигналов работает следующим образом.

Двоичный сигнал с уровнем логического О или поступает на вход регистра 1, служащего дл преобразовани последовательного двоичного кода в параллельный. На вход синхронизации регистра I поступает тактовы сигнал, вырабатьшаемьгй устройством выделени тактовой частоты /не показано ) , С выходов регистра 1 двоичный сигнал в, параллельном двоичном коде поступает на первые соответствующие входы синхронного многоканального коммутатора 2.

Синхронный многоканальный коммута тор 2 содержит N каналов пропускани управл емьпс с первых выходов переключател 4 и хронируемых тактовым сигналом.

Сигналы управлени с первых выхо- дов переключател 4 служат дл исключени из анализа бит двоичной комбинации , логические состо ни которых не определены (бит служебной инфор- /мации). Положение этих бит в двоично комбинации может измен тьс по заданной программе и задаетс логическим О с соответствующего разр да переключател 4, при этом на выходе соответствующего данному разр ду каналу .пропускани устанавливаетс состо ние логического О независимо от того, как мен етс логическое состо ние бит служебной информации в обнаруживаемой двоичной комбинации. На остальных первых выходах устанавливаетс состо ние логической 1,

Двоичные сигналы с выходов синхронного многоканального коммутатора

10

J5

0

5

.

д с

0

5

2 поступают на входы разр дной синхронного блока 5,

Потенциалы логического О или 1, определ ющие вид обнаруживаемой комбинации, с первых выходов переключател 4 поступают на вторые входы соответствующих элементов И блока 3, На их первые входы поступают потенциалы О или 1 со вторых выходов переключател 4, Положение служебного бита определ етс потенциалом логического О на первом входе элемента И соответствующего разр да. Вид обнаруживаемой комбинации может измен тьс по заданной программе. С выхода блока 3 логические потенциалы обнаруживаемой двоичной комбинации поступают на вторые входы соответствующих разр дов синхронного блока 5. При равенстве двоичных чисел на первых и вторых входах синхронного блока 5 (совпадении двоичных комбинаций) на его выходе по фронту тактового сигнала устанавливаетс потенциал логической 1. При сдвиге двоичной информации на один разр д равенство нарушаетс и на выходе синхронного блока 5 вновь устанавливаетс потенциал логического О, Таким образом, на выходе обнаружител комбинаций двоичных сигналов формируетс импульс совпадени длительностью в один тактовый интервал, определ ющий положение и вид обнаруживаемой комбинации в потоке двоичной информации. Хронирование синхронного многоканального коммутатбра 2 и синхронного блока 5 позвол ет исключить последовательное накопление задержки и нарушение синхронности между выходным и тактовым сигналами.

Claims

Формула изобретени

Обнаружитель комбинаций двоичных сигналов, содержащий регистр сдвига информации, переключатель кодов комбинаций и блок элементов И, первые N входов которого подключены к соответствующим первым N выходам переключател кодов комбинаций, вторые N выходов которого подключены к соответствующим вторым N входам блока элементов И, отличающийс тем, что, с целью повышени точности путем уменьщени времени задержки выходного -сигнала по отношению к тактовому сигналу, введены синхронный

3-14536214

многоканальный коммутатор и синхрон-ройного многоканального коммутатора

ный блок сравнени , первые N входови синхронного блока сравнени , втокоторого подключены к Н выходам синх- рыв N входов которого подключены к

ронного многоканального коммутатора,N выходам блока элементов Н, а втоN информационных входов которого под-рые N выходов переключател кодов

ключены к N выходам регистра сдвигакомбинаций подключены к N управл юинформации , тактовьй вход которогощим входам синхронного многоканальобъединен с тактовыми входами синх-ного коммутатора.