SU1184101A1 - Устройство для передачи и приема информации - Google Patents
Устройство для передачи и приема информации Download PDFInfo
- Publication number
- SU1184101A1 SU1184101A1 SU833629086A SU3629086A SU1184101A1 SU 1184101 A1 SU1184101 A1 SU 1184101A1 SU 833629086 A SU833629086 A SU 833629086A SU 3629086 A SU3629086 A SU 3629086A SU 1184101 A1 SU1184101 A1 SU 1184101A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- analog
- output
- signal
- digital
- converter
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Изобретение относится к электросвязи и может быть использовано при передаче дискретной информации.
Цель изобретения - повышение помехоустойчивости.
На чертеже представлена структурная электрическая.схема устройства для передачи и приема информации.
Устройство содержит на передающей стороне источник 1 информации, передатчик 2, блок 3 предыскажения, на приемной стороне блок 4 восстановления , приемник 5, регистратор 6 информации, блок 3 предыскажения содержит аналого-цифровой преобразователь (АЦП) 7, элемент 8 памяти, вычислитель 9, выходной- регистр 10, цифроаналоговый преобразователь (ЦАП) 11, задающий генератор 12, формирователь 13 импульсов, формирователь 14 предыскажающего сигнала, блок 4 восстановления содержит ‘аналого-цифровой преобразователь 15, элемент 16 памяти, вычислитель 17, выходной регистр 18, цифроаналоговый преобразователь (ЦАП) 19, задающий генератор 20, формирователь 21 импульсов, формирователь 22 восстанавливающего сигнала.
Предыскажающнй и восстанавливающий сложные сигналы взаимно "обратны" во времени и могут быть заданы с помощью последовательности N постоянных коэффициентов
в виде
км
сг(Ч-£^,,4.(1-^),
к ·=,
где с - некоторая постоянная времени, определяющая при заданном N длительность сложного сигнала;
~1 при 0<С<То
и0(с) = · · , (2)
(_ 0 при остальных Ь
где То - длительность элемента сложного сигнала. Корреляционная функция К (8)
сигнала С^(р) или С2(с) определяется ее N значениями , взятыми
в точках 5 = тс при т=0,1,2, ..., (Ν-1):
• к
01
При выборе последовательности {ск'5 с использованием известных алгоритмов корреляционная функция К (8) сложного сигнала совпадает с достаточной для практики точностью с корреляционной функцией одиночного импульса длительности То.
Простейшим примером такой последовательности длины N=7 может слу—·
жить последовательность чисел С, = 1, Сг=2, С,=2, С4=0, С =-2,С,=2,
Сг=-1.
Формирователь 14 предыскажающего сигнала и формирователь 22 восстанавливающего сигнала с корреляционной функцией одиночного импульса может быть выполнен, например, в в"иде блока постоянной памяти и. адресного счетчика, тактовый и установочный входы которого соединены с соответствующими выходами формирователя 13 импульсов, а разрядные выходы адресного счетчика соединены с адресными входами блока постоянной памяти, выходы которого являются цифровым выходом формирователя 14 предыскажающего сигнала. Значения сложного сигнала в цифровом
виде на этапе изготовления схемы записывают в нужном порядке в микросхемы блока постоянной памяти., Обратный порядок следования чисел можно получить также в случае использования адресного счетчика с обратным порядком счета тактовых импульсов.
По аналогичной схеме могут быть выполнены и формирователи 13 и 21 импульсов. При этом установочный вход адресного счетчика не используют, а период работы счетчика выбирают равным периоду работы блока предыскажения (восстановления).
В этом случае в микросхемы блока постоянной памяти вместо последовательности записывают последовательность импульсов управления работой всех блоков, соединенных с формирователем 13 (21) импульсов.
Элементы 8 и 16 памяти состоят из блока оперативной памяти, реализованного на цифровых микросхемах оперативной памяти, и адресного счетчика, выходы которого соединены с .адресными входами блока оперативной памяти. Входами элементов 8 и 16 памяти являются информационный и управляющий входы блока оперативной
3 11
памяти и тактовый вход адресного счетчика, а выходом элементов 8 и 16 памяти является выход блока оперативной памяти. В зависимости от значения сигнала на управляющем входе информация в виде цифрового сигнала может быть или записана по соответствующему адресу в блок оперативной памяти, или считана из него необходимое число раз.
В другом варианте реализации адресные входы блока оперативной памяти соединены с выходами блока ϋ-триггеров и первыми входами сумматора , вторые входы которого соединены первой частью с управляющим входом блока оперативной памяти, а второй частью с источником постоянных логических уровней "О" и "1", при этом выходы сумматора соединены с 0-входами блока ϋ-триггеров, тактовый вход которого является тактовым входом элементов 8 и 16 памяти.
В этом варианте реализации каждый импульс на тактовом входе блока ;
ϋ-триггеров изменяет "адрес" блока оперативной памяти на значение, которое задается сигналом на вторых входах сумматора.
Вычислители 9 и 17 могут быть
выполнены также в нескольких вариантах. Вычислитель содержит последовательно соединенные блок постоянной памяти, сумматор, блок О-триггеров, установочный и тактовый входы ё которого соединены с формирователем 13 (21) импульсов, а выходы являются выходами вычислителя 9 (17) и соединены дополнительно с вторыми входами сумматора. Первым и вторым входами 40 вычислителя 9 (17) являются соответственно первая А и вторая В части адресных входов блока постоянной памяти. Если на адресные входы блока постоянной памяти подаются сигналь!, 45 представляющие с двоичном виде числа А и В, то на его выходе действует сигнал, представляющий в двоичном виде^число С=А'В, записанное в микросхемы памяти на этапе изготовления 50 схемы. Таким образом, блок выполняет функцию перемножителя чисел, поданных на его входы, а весь вычислитель 9 (17) может умножать и последовательно суммировать несколькб чисел 55 (под числами понимаются двоичные сигналы, представляющие соответствующие числа).
84101 4
Устройство работает следующим образом.
Аналоговый сигнал X (б) с выхода передатчика 2 (фиг. 2) поступает на 5 вход аналого-цифрового преобразователя 7, который преобразует его в соответствующий цифровой сигнал:
10 О)
где Χ^=Χ(ίΤθ) - цифровое значение (отчет) сигнала Х(б) в точке ϋ=ίΤ0; . ио(с) - задается формулой (2).
То <1/2 Р8 - интервал дискретизации по времени и одновременно длительность элемента сложного сигнала, где Гв - верхняя частота спектра сигнала Х(б).
Формирователь 13 импульсов записывает числа {X;} по сигналам управления и такта с выхода аналогоцифрового преобразователя 7 в элемент 8 памяти. Период записи чисел равен периоду их следования То. При этом в элементе 8 памяти хранится Ь текущих значений · Емкость элемента 8 памяти Ь выбирают из условия :
ь = НС/то =
где целый коэффициент п при заданных ΝηΤ0 определяет значение £ и, следовательно, длительность сложного сигнала по формуле (1).
За время между двумя соседними отсчетами То формирователь 13 импульсов устанавливает вычислитель 10 в нулевое состояние и осуществляет выборку^(считывание) N отсчетов {х.; -кп^ сигнала Х(б.) из элемента 8 памяти и N чисел из формирователя 14 предыскажающего сигнала. Числа, получаемые в результате выборки, поступают на первый и второй входы вычислителя 9, который рассчитывает значение ΐ-го отсчета передаваемого сигнала 8 (б):
М
5; - ΣΞ Сц1 - κϋι 1 кч
Формирователь 13 импульсов фиксирует значение 5; в выходном ре- ;
1184101
регистре 10 на время следующего интервала То, в течение которого рассчитывается значение 5 ,
И т.д.
Таким образом, на выходе выходного регистра 10 действует цифровой сигнал, который после преобразования в цифроаналоговом преобразователе 11 в аналоговую форму образует предлагаемый по каналу связи сигнал
во N оо
►Σ1 ) (4)
, Блок 4 восстановления отличается от блока 3 предыскажения только формирователем 22 восстанавливающего сигнала по формуле (1) . При этом на выходе блока 4 восстановления действует сигнал
= Сц-κ-κ = ΣΖ С N ь - с + 6 с),
который с учетом формулы (4) легко приводится к виду
\ N N
' е".1 см км е *
х{1 + 6?-к2), (5)
Если в выражении (5) порядок суммирования изменить так, чтобы
фиксированное значение принимала переменная и = 1 - к, то получим более удобный для анализа вид представления сигнала У(с):
Ν-< N
Для сложного сигнала с корреляционной функцией одиночного импульса Кт<<К0 НРИ всех Ш-/0 и коэффициенты {с^ пронормированы так, что выполняется условие = 1, то
У(Г + N £ + С ) я Х(с) , т.е. сигнал на выходе блока 4 восстановления отличается от сигнала на выходе передатчика 2 практически только задержкой на величину (Ν + 1) ? .
Таким образом, каждый элемент сигнала передатчика передается по каналам связи в виде "растянутого" сложного сигнала (1) соответствующей амплитуды и фазы (знака) и наложением на сложные сигналы других элементов. Это соответствует известному устройству, а при большей величине предыскажения (растяжения) и : большей точности восстановления (сжатия) сигналов позволяет получить более высокую помехоустойчивость от сосредоточенных во времени помех.
1184101
Claims (2)
- УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ, содержащее на передающей стороне последовательно соединенные источник информации, передатчик и блок предыскажения, а на приемной стороне последовательно соединенные блок восстановления, приемник и регистратор информации, . отличющееся тем, что,с целью повышения помехоустойчивости, блок предыскажения выполнен в виде последовательно соединенных аналого-цифрового преобразователя, элемента памяти, вычислителя, выходного регистра и цифроаналогового преобразователя, а также последовательно соединенных задающего генератора, формирователя импульсов и формирователя предыскажающего сигнала, выход которого подключен квторому, входу вычислителя, к управляющим входам которого, а также к управляющим входам аналого-цифрового преобразователя, элемента памяти, выходного регистра и формирователя предыскажающего сигнала подключены соответствующие выходы формирователя импульсов, причем вход аналого-цифрового преобразователя и выход цифроаналогового преобразователя являются соответственно входом и выходом блока предыскажения, а блок восстановления выполнен в виде последовательно соединенных аналого-цифрового преобразователя, элемента памяти, вычислителя, выходного регистра и цифроаналогового преобразователя, а также последовательно соединенных задающего генератора, формирователя импульсов и формирователя восстанавливающего сигнала, выход которого подключен к второму входу вычислителя, к управляющим входам которого, а также к управляющим входам аналого-цифрового преобразователя, элемента памяти, выходного регистра и формирователя восстанавливающего сигнала подключены соотстветствующие выходы формирователя импульсов, при этом вход аналого-цифрового преобразователя и выход цифроаналогового преобразователя являются соответственно входом и выходом блока восстановления .>
- 21 '11
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833629086A SU1184101A1 (ru) | 1983-07-26 | 1983-07-26 | Устройство для передачи и приема информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833629086A SU1184101A1 (ru) | 1983-07-26 | 1983-07-26 | Устройство для передачи и приема информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1184101A1 true SU1184101A1 (ru) | 1985-10-07 |
Family
ID=21076997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833629086A SU1184101A1 (ru) | 1983-07-26 | 1983-07-26 | Устройство для передачи и приема информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1184101A1 (ru) |
-
1983
- 1983-07-26 SU SU833629086A patent/SU1184101A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4558454A (en) | Digital partial response filter | |
CA1102002A (en) | Digital multi-line companded delta modulator | |
KR920700404A (ko) | 신호 맥동렬의 타이머 및 위상 위치의 정확한 디지틀 결정 방법과 장치 | |
US3723909A (en) | Differential pulse code modulation system employing periodic modulator step modification | |
SU1184101A1 (ru) | Устройство для передачи и приема информации | |
SU1327317A1 (ru) | Многоканальный демодул тор дискретных сигналов | |
SU1196863A1 (ru) | Цифрочастотное вычислительное устройство | |
SU1720165A1 (ru) | Устройство дл приема дискретных сигналов в каналах с пам тью | |
SU1646070A1 (ru) | Цифровой многоканальный приемник | |
SU758002A1 (ru) | Многоканальное цифровое частотно' избирательное устройство 1 | |
SU1112386A1 (ru) | Устройство дл преобразовани сигналов | |
SU1767698A1 (ru) | Устройство дл кодировани звуковых сигналов в частотной области | |
SU1485422A1 (ru) | Устройство поиска и слежения за задержкой | |
SU625311A1 (ru) | Устройство дл передачи и приема двоичной информации | |
SU824419A2 (ru) | Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ | |
SU1262477A1 (ru) | Устройство дл вычислени обратной величины | |
SU661836A1 (ru) | Устройство цикловой синхронизации | |
SU853819A1 (ru) | Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ | |
SU915258A1 (ru) | Устройство для восстановления сообщений1 | |
SU547033A1 (ru) | Многоканальное устройство с импульснокодовой модул цией и временным делением каналов | |
JPS55100774A (en) | Tone detection circuit | |
SU1599995A1 (ru) | Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы | |
SU594583A1 (ru) | Дельта-декодер с экспандированием | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU1195465A1 (ru) | Устройство поиска псевдошумовых сигналов |