SU758002A1 - Многоканальное цифровое частотно' избирательное устройство 1 - Google Patents
Многоканальное цифровое частотно' избирательное устройство 1 Download PDFInfo
- Publication number
- SU758002A1 SU758002A1 SU772523117A SU2523117A SU758002A1 SU 758002 A1 SU758002 A1 SU 758002A1 SU 772523117 A SU772523117 A SU 772523117A SU 2523117 A SU2523117 A SU 2523117A SU 758002 A1 SU758002 A1 SU 758002A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- digital
- smoothing
- input
- links
- link
- Prior art date
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
Изобретение относится к области измерительной техники и может быть использовано при создании параллельных цифровых спектральных анализаторов. ·
Известны частотно-избирательные устройства, содержащие цифровой блок сглаживания (апериодическое звено 1-го порядка) и центрирующее звено (звено вычитания), первый вход которого соединен с выходом апериодического звена, а второй - со входом последнего М··
Их недостатком является недостаточ· ная точность фильтрации.
Цель изобретения - повышение точности селекции анализируемых сигналов.
Эта цель достигается тем, что в многоканальное цифровое частотно—избирательное устройство, содержащее первый цифровой блок сглаживания, состоящий из щ последовательно соединенных звеньев (накапливающих сумматоров), вторые выходы которых подключены к первым входам соответствующих звеньев центрирования, введены сдвиговый ре—
2
гистр и щ дополнительных цифровых блоков сглаживания, состоящих из П
- последовательно соединенных накапливающих сумматоров й подключенных к выходу своего звена центрирования, при
5 этом вторые входы звеньев центрирования подключены Ко вторым выходам последовательно соединенных цифровых каскадов сдвигового регистра, начиная с (к+1)-го каскада, вход устройства сое—
10 динен одновременно со входом сдвигового регистра и с входом первого цифрового блока сглаживания, а выходом устройства являются выходы дополнительных цифровых блоков сглаживания.
На фиг. 1 представлена структурная схема устройства; на фиг. 2 - его амп— · литудно-частотные характеристики.
Устройство состоит из первого цифро20 вого блока 1 сглаживания, состоящего
из т последовательно соединенных
звеньев 2, т. е. первый выход сумматора каждого предудущего звена 2 поразрядно соединен со входом сумматора
758002
каждого последующего эвена. Второй инверсный выход сумматора к —го эвена 2 подключен .ко второму входу центрирующего эвена 3 к -го канала 4, а первый вход центрирующего звена 3 к —го канала поразрядно — со вторым выходом (к+1)-го каскада 5 сдвигового регистра 6, состоящего из №+1 последовательно соединенных каскадов 5. Выход центрирующего звена 3 каждого к —го канала поразрядно подключен ко входу дополнительного цифрового блока сглаживания 7, состоящего из И = к последовательно соединенных звеньев 2. Дискретная последовательность исследуемого сигнала ί) через входные клеммы 8 подается одновременно (параллельно) на входы первого блока сглаживания 1 и сдвигового регистра 6. Выходной сигнал (информация об амплитуде) снимается с выходных клемм 9 каждого канала 4.
На фиг. 1 показаны только информационные шины устройства и их связи.
Цепи управления и шины опроса сумматоров центрирующих звеньев 3, звеньев 2 блоков сглаживания 1 и 7, .каскадов 5 сдвигового регистра б, триггеры знака и их связи в цепях упрощения чертежа не показаны.
Введение в устройство Ш +1 каскадного сдвигового регистра вызвано необходимостью учета фазового сдвига (запаздывания) между текущим значением сглаженного процесса, которое в силу, интегрирующего характера работы цифрового блока сглаживания должно соответствовать некоторому прошлому моменту времени, и входной текущей дискретной исходного процесса X (4^ {) в данный момент времени.
Работа устройства состоит из четырех тактов,
В первом т;акте происходит запись целочисленной, положительной текущей дискреты исходного процесса в первый каскад 5 сдвигового регистра 6, причем одновременно осуществляется сдвиг { перезапись) всех предшествующих дискрет в соседние каскады регистра и производится обнуление сумматоров центрирующих звеньев 3 всех каналов 4, Эта же текущая дискрета поступает на вход первого звена 2 цифрового блока сглаживания 1.
Во втором такте со вторых выходов каскадов 5 сдвигового регистра 6 соответствующие текущие дискреты в прямом коде поступают на первые входы сумматоров центрирующих звеньев 3.
В третьем такте производится операция центрирования, которая для каждого к -го канала 4 начинается с приходом на второй вход сумматора центрирующее го звена 3 обратного кода текущей дискреты сглаженного процесса с инверсного выхода к —го звена 2 цифрового блока сглаживания 1. Рекурсивная процедура сглаживания в последнем осуществляет—
10 ся асинхронно от предыдущего звена к последнему и совмещена по времени- с операциями, выполненными в первых двух тактах.
В четвертом такте производится ана15 логичная операция сглаживания, но уже над центрированными текущими дискретами, поступающими на входы дополнительных цифровых блоков сглаживания 7.
Длительность цикла работы устройства,
20 определяющая минимальный период дискре. тизации исходного случайного процесса, равняется суммарному времени работы конечного Ш —го канала устройства и составляегТт^п-(т + η+ 1) дф , где дФ 25 время выполнения операций сложения и сдвига вправо на один разряд в одном звене 2 цифровых блоков сглаживания 1 и 7,
Диапазон частотной селекции анализи30 руемого случайного процесса может меняться путем выбора определенного числа каналов и задания соответствующего интервала дискретизации.
Данное устройство обладает повышен35 ной точностью измерения, отсутствием дрейфа, малыми габаритами, равнозначностью передаточной характеристики каждого канала во всем диапазоне частотной селекции сигнала, обеспечивающей равную
40 достоверность анализа спектральных составляющих исследуемого сигнала.
Claims (1)
- Формула изобретения45Многоканальное цифровое частотноизбирательное устройство, содержащее первый цифровой -блок сглаживания, состоящий из ίη последовательно соединен—50 ных звеньев (накапливающих сумматоров), вторые выходы которых подключены к первым входам соответствующих звеньев центрирования, отличающеес я тем, что, с целью повышения точ55 ности селекции, в него введены сдвиговый регистр и .ти ' дополнительных цифровых блоков сглаживания, состоящих изП последовательно соединенных накапли-,758002 6регистра и с входом первого цифровогоблока сглаживания „а выходом устройстваявляются выходы дополнительных цифровыхблоков сглаживания.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772523117A SU758002A1 (ru) | 1977-08-30 | 1977-08-30 | Многоканальное цифровое частотно' избирательное устройство 1 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772523117A SU758002A1 (ru) | 1977-08-30 | 1977-08-30 | Многоканальное цифровое частотно' избирательное устройство 1 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU758002A1 true SU758002A1 (ru) | 1980-08-23 |
Family
ID=20724394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772523117A SU758002A1 (ru) | 1977-08-30 | 1977-08-30 | Многоканальное цифровое частотно' избирательное устройство 1 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU758002A1 (ru) |
-
1977
- 1977-08-30 SU SU772523117A patent/SU758002A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU758002A1 (ru) | Многоканальное цифровое частотно' избирательное устройство 1 | |
SU547033A1 (ru) | Многоканальное устройство с импульснокодовой модул цией и временным делением каналов | |
SU1180902A1 (ru) | Устройство дл контрол цифровых блоков | |
SU752309A1 (ru) | Генератор случайных процессов | |
SU1184101A1 (ru) | Устройство для передачи и приема информации | |
SU1646070A1 (ru) | Цифровой многоканальный приемник | |
SU1057891A2 (ru) | Устройство дл измерени мощности потерь при коммутации тиристора | |
SU555404A1 (ru) | Устройство дл ортогонального преобразовани цифровых сигналов по уолшу-адамару | |
SU1697086A1 (ru) | Устройство дл вычислени быстрого преобразовани Фурье | |
SU1083200A2 (ru) | Устройство дл реализации быстрого преобразовани Фурье | |
SU1427574A1 (ru) | Устройство дл подсчета числа единиц двоичного кода по модулю К | |
SU442434A1 (ru) | Анализатор спектра по функци м хаара | |
SU422105A1 (ru) | Многоканальный счетчик импульсов | |
SU1100733A2 (ru) | Устройство дл контрол состо ни радиолинии | |
SU734579A1 (ru) | Цифровой анализатор спектра | |
SU789866A1 (ru) | Спектральный анализатор | |
SU871325A2 (ru) | Селектор импульсов | |
SU1198509A1 (ru) | Устройство дл ранжировани чисел | |
SU1434430A1 (ru) | Датчик равномерно распределенных случайных чисел | |
SU1146798A1 (ru) | Цифровой фильтр | |
SU1683179A1 (ru) | Устройство дл уплотнени @ -кода | |
SU402053A1 (ru) | УСТРОЙСТВО дл ОБРАБОТКИ И ПЕРЕДАЧИ ИНФОРМАЦИИ | |
SU1170371A1 (ru) | Спектроанализатор кардиосигналов | |
SU703826A1 (ru) | Многоканальный цифровой фильтр | |
SU666556A1 (ru) | Устройство дл спектрального анализа сигналов |