KR0134478B1 - 펄스부호변조 데이터 변환 및 전송 장치 - Google Patents

펄스부호변조 데이터 변환 및 전송 장치

Info

Publication number
KR0134478B1
KR0134478B1 KR1019940020732A KR19940020732A KR0134478B1 KR 0134478 B1 KR0134478 B1 KR 0134478B1 KR 1019940020732 A KR1019940020732 A KR 1019940020732A KR 19940020732 A KR19940020732 A KR 19940020732A KR 0134478 B1 KR0134478 B1 KR 0134478B1
Authority
KR
South Korea
Prior art keywords
clock
pulse code
code modulation
modulation data
data
Prior art date
Application number
KR1019940020732A
Other languages
English (en)
Other versions
KR960009476A (ko
Inventor
최두석
Original Assignee
박성규
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신주식회사 filed Critical 박성규
Priority to KR1019940020732A priority Critical patent/KR0134478B1/ko
Publication of KR960009476A publication Critical patent/KR960009476A/ko
Application granted granted Critical
Publication of KR0134478B1 publication Critical patent/KR0134478B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 디지틀 방식으로 신호를 전송하는 장치에서 각각의 클록에 의해 동기되어 각각의 회선으로 전송될 두개의 펄스부호변조(PCM) 데이타를 하나의 클록 및 하나의 회선으로 전송하는 PCM 데이타 변환 및 전송 장치에 관한 것이다. 두개의 PCM 데이타를 하나의 회선으로 전송함으로써 회선의 효율을 도모하는 것이 본 발명의 목적이며, 이 목적은 제1 클록에 동기되어 발생하는 제1 펄스부호변조(PCM) 데이타와 상기 제1 클록과 동일한 주파수의 제2 클록에 동기되어 발생하는 제2 PCM 데이타를 상기 제1클록만으로 동기시켜 전송하기 위한 PCM 데이타 전송 장치에 있어서, 상기 제1 PCM 데이타 및 상기 제2 PCM 데이타를 제1 차분펄스부호변조(ADPCM) 데이타 및 제2 ADPCM 데이타로 각각 변환하여 상기 제1 및 제 2 PCM 데이타의 프레임당 비트수를 1/2이하로 감소시키는 수단과, 상기 제1 클록 및 상기 제2 클록의 첫번째 1/2 프레임과 두번째 1/2 프레임을 선택하는 카운터와, 상기 제1 클록의 첫번째 1/2 프레임 동안에 상기 제1 ADPCM 데이타를, 상기 제1 클록의 두번째 1/2 프레임 동안에 상기 제2 ADPCM 데이타를 순차적으로 배열하여 전송하는 수단을 포함하는 PCM 데이타 변환 및 전송 장치에 의해 구현된다.

Description

펄스부호변조 데이터 변환 및 전송 장치
제 1 도는 종래의 기술에 따른 펄스부호변조 데이터 전송을 설명하기 위한 블록도
제 2 도는 본 발명에 따른 펄스부호변조 데이터 변환 및 전송 장치의 일 실시예를 나타낸 블록도
* 도면의 주요부분에 대한 부호의 설명 *
20,22 : 송신기24 : 변환기
26 : 카운터28 : 쉬프트레지스터
30 : 수신기
본 발명은 펄스부호변조(Pulse Code Modulation;PCM) 데이터 변환 및 전송 장치에 관한 것으로서 특히, 각각의 클록에 의해 동기되어 각각의 회선으로 전송될 두개의 펄스부호변조 데이터를 하나의 클록 및 하나의 회선으로 전송하는 펄스부호변조 데이터 변환 및 전송 장치에 관한 것이다.
통신의 주요 기술을 보면, 최근 거의 대부분이 아날로그 방식에서 디지털 방식쪽으로 옮겨가고 있으며, 디지털신호처리, 디지털다중화, 디지털교환과 전송 등이 이미 실용화되고 있다.
아날로그 신호를 디지털 신호로 바꾸는데 주로 이용되는 기술은 펄스부호변조 기술로, 이것은 세 가지의 기본적인 기능 즉, 아날로그 신호의 샘플링, 샘플링된 진폭의 양자화 및 양자화된 아날로그 샘플을 디지털 신호로 나타내기 위한 부호화이다.
잘 알려진 바와 같이, 펄스부호변조 방식에 의해 변환된 디지털 신호 즉, 펄스부호변조 데이터를 전송할 때에는 펄스부호변조 데이터 신호의 동기를 위하여 클록신호가 펄스부호변조 데이터 신호와 함께 전송되어야 한다. 그리고 펄스 부호변조 데이터의 전송은 프레임 단위로 이루어 지는데, 하나의 프레임은 하나의 샘플링 신호를 부호화 한 것으로 통상 8비트이다.
종래의 펄스부호변조 데이터 전송 장치는, 제 1 도에 도시된 바와 같이, 두가지 별개의 펄스부호변조 데이터, 예를 들면, 펄스부호변조 음성데이터를 전송할 경우, 송신기1(10) 송신기1(10)의 클록신호1에 실린 음성데이터1은 수신기1(12)로 전송되고, 송신기2(14)에서 송신기2(14)의 클록신호2에 실린 음성데이터2는 수신기2(16)로 전송된다. 즉, 두가지 별개의 음성데이터를 전송하기 위해서 두개의 클록 신호가 사용된다.
따라서, 종래의 펄스부호변조 데이터전송 장치는 두 개의 음성데이터를 전송할 때 각각의 클록 및 각각의 회선을 사용해서 두 개의 음성데이터를 각각 전송하기 때문에 회선효율이 떨어지는 결점이 있다. 따라서, 본 발명의 목적은 회선 수를 줄여서 데이터를 전송할 수 있는 펄스부호변조 데이터 변환 및 전송 장치를 제공하는데 있다.
상기한 목적은, 제1 클록에 동기되어 발생하는 제1 펄스부호변조 데이터와 상기 제1 클록과 동일한 주파수의 제2 클록에 동기되어 발생하는 제2 펄스부호변조 데이터를 상기 제1 클록만으로 동기시켜 전송하기 위한 펄스부호변조 데이터 전송 장치에 있어서, 상기 제1 펄스부호변조 데이터 및 상기 제2 펄스보호변조 데이터를 제1 차분펄스부호변조(ADPCM) 데이터 및 제2 차분펄스부호변조 데이터로 각각 변환하여 상기 제1 및 제2 펄스부호변조 데이터의 프레임당 비트수를 1/2 이하로 감소 시키는 수단과, 상기 제1 클록 및 상기 제2 클록의 첫번째 1/2 프레임과 두번째 1/2 프레임을 선택하는 카운터와, 상기 제1 클록의 첫번째 1/2 프레임 동안에 상기 제1차분펄스부호변조 데이터를, 상기 제1클록의 두번재 1/2 프레임 동안에 상기 제2 차분펄스부호변조 데이터를 순차적으로 배열하여 전송하는 수단을 포함하는 펄스부호변조 데이터 변환 및 전송 장치에 의해 구현된다. 이하, 본 발명을 도면을 참조하여 상세히 설명한다.
제 2 도를 참조하면, 제 2 도는 본 발명에 따른 펄스부호변조 데이터 변환 및 전송 장치의 일 실시예를 나타낸 블록도로, 송신기1 (20)는 클록신호1에 동기시킨 펄스부호변조 데이터2 및 그 클록신호1을 발생하며, 송신기2(22)는 상술한 클록신호1과 동일한 클록신호2에 동기시킨 펄스부호변조 데이터1 및 그 클록신호2를 발생한다.
이에, 두 개의 송신기(20,22)로부터 발생한 펄스부호변조 데이터1 및 펄스부호변조 데이터2는 변환기(24)로 입력되고, 각각의 클록신호1,2는 카운터(26)로 각각 입력되며, 변환기(24)에서는 펄스부호변조 데이터1 및 펄스부호변조 데이터2가 차분 펄스부호변조 데이터1 및 차분펄스부호변조 데이터 2로 각각 변환하여 펄스부호변조 데이터1 및 펄스부호변조 데이터 2의 프레임당 비트수가 각각 1/2이하로 감소시킨다. 즉, 변환기(24)를 통해 각각의 펄스부호변조 8비트 데이터가 차분펄스부호변조 4비트 데이터로 변환된다. 그리고 펄스부호변조데이터를 차분펄스부호변조 데이터로 변환하는 기술은 본 기술분야에서 잘 알려져있으므로 여기에서의 상세한 설명은 생략한다.
또한, 변환기(24)를 통해 변환된 펄스부호변조 데이터 즉, 차분펄스부호변조 데이터1 및 차분펄스부호변조 데이터2는 각각 쉬프트레지스터(28)로 입력되며, 카운터(26)에서는 클록1 및 클록2의 클록수가 카운트되어 펄스부호변조 데이터신호1 및 펄스부호변조 데이터신호2의 첫번째 1/2 프레임과 두번째 1/2 프레임을 선택하는 선택 신호가 발생하며, 이 선택 신호는 쉬프트레지스터(28)로 입력된다.
이에, 쉬프트레지스터(28)는 클록1의 첫번째 1/2 프레임 동안 4비트의 차분펄스부호변조 데이터1을, 클록1의 두번째 1/2 프레임 동안에 4비트의 차분펄스부호변조 데이터2를 순차적으로 배열하여 클록1의 하나의 프레임 8비트를 수신기(30)로 전송한다.
따라서 수신기(30)에서는 본 발명의 펄스부호변조 데이터 변환 및 전송 장치에 대응하는 역변환 장치를 구비함으로써 원래의 펄스부호변조 데이터1 및 펄스부호변조 데이터2를 얻을 수 있다.
이상에서 설명한 바와 같이 본 발명은 하나의 회선을 이용하여 두 송신기(20,22)로부터의 데이터를 함께 전송하도록함으로써 회선을 효율적으로 사용할 수 있는 효과가 있다.

Claims (1)

  1. 제1 클록에 동기되어 발생하는 제1 펄스부호변조 데이터와 상기 제1 클록과 동일한 주파수의 제2 클록에 동기되어 발생하는 제2 펄스부호변조 데이터를 상기 제1 클록만으로 동기시켜 전송하기 위한 펄스부호변조 데이터 전송 장치에 있어서 상기 제1 펄스부호변조 데이터 및 상기 제2 펄스부호변조 데이터를 제1 차분펄스부호변조(ADPCM) 데이터 및 제2 차분펄스부호변조 데이터로 각각 변환하여 상기 제1, 제2 펄스부호변조 데이터의 프레임당 비트수를 각각 1/2이하로 감소시키는 변환기(24); 상기 제1 클록 및 상기 제2 클록의 첫번째 1/2 프레임과 두번째 1/2 프레임을 선택하는 카운터(26); 상기 카운터(26)의 선택에 따라 상기 제1 클록의 첫번째 1/2 프레임 동안에 상기 변환기(24)로부터의 제 1 차분펄스부호변조 데이터를, 상기 제1 클록의 두번째 1/2 프레임 동안에 상기 변환기(24)로부터의 제2 차분펄스부호변조 데이터를 순차적으로 배열하여 전송하는 쉬프트레지스터(28)를 포함하는 펄스부호변조 데이터 변환 및 전송 장치.
KR1019940020732A 1994-08-23 1994-08-23 펄스부호변조 데이터 변환 및 전송 장치 KR0134478B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940020732A KR0134478B1 (ko) 1994-08-23 1994-08-23 펄스부호변조 데이터 변환 및 전송 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940020732A KR0134478B1 (ko) 1994-08-23 1994-08-23 펄스부호변조 데이터 변환 및 전송 장치

Publications (2)

Publication Number Publication Date
KR960009476A KR960009476A (ko) 1996-03-22
KR0134478B1 true KR0134478B1 (ko) 1998-04-27

Family

ID=19390896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020732A KR0134478B1 (ko) 1994-08-23 1994-08-23 펄스부호변조 데이터 변환 및 전송 장치

Country Status (1)

Country Link
KR (1) KR0134478B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020063690A (ko) * 2001-01-30 2002-08-05 삼성전자 주식회사 피씨엠 데이터 변환장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020063690A (ko) * 2001-01-30 2002-08-05 삼성전자 주식회사 피씨엠 데이터 변환장치 및 방법

Also Published As

Publication number Publication date
KR960009476A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
CA1289249C (en) Parallel transmission system
US3922493A (en) Communication system using time-division multiplexing and pulse-code modulation
GB1320783A (en) Digital data transmission
US3825831A (en) Differential pulse code modulation apparatus
GB1489177A (en) Digital data signalling systems and apparatus therefor
US4937867A (en) Variable time inversion algorithm controlled system for multi-level speech security
US4578797A (en) Asynchronous connecting device
KR0134478B1 (ko) 펄스부호변조 데이터 변환 및 전송 장치
US5517433A (en) Parallel digital data communications
US4554671A (en) Delta modulated communication system
US6037884A (en) Technique to encode multiple digital data streams in limited bandwidth for transmission in a single medium
JP2001069181A (ja) ディジタルデータ伝送方法およびこの方法を実施する装置
RU2104614C1 (ru) Устройство связи с дельта-модуляцией
US4346259A (en) Low speed terminal interface for all-digital PABX
RU2236763C1 (ru) Способы и системы передачи дискретной информации
SU1474850A1 (ru) Дельта-модул тор
JP2674799B2 (ja) 高能率ディジタル分岐挿入装置
JPS63131642A (ja) デ−タ信号再生方法
SU1599995A1 (ru) Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы
GB1511343A (en) Asynchronous quadriphase communication system
SU1510093A1 (ru) Кодирующее устройство
MXPA01003088A (es) Sistema y metodo para transmision de datos a alta velocidad.
JPH05160796A (ja) Ｐｃｍ端局装置の試験装置
RU97119894A (ru) Способ кодирования телефонного канала
CN1164942A (zh) 数字传输系统，发射机、接收机对等的模拟信号、和传输方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001007

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee