SU1368992A1 - Преобразователь кодов - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для осуществления преобразования прямого кода в обратный и дополнительный и для осуществления операций прямого и обратного счета.

Цель изобретения - расширение класса решаемых задач за счет обеспечения возможности преобразования прямого кода в обратный и выполнения операций прямого и обратного счета.

На чертеже представлена функциональная схема преобразователя.

Преобразователь содержит управляющие входы 1 и 2, дополнительный элемент ИЛИ 3, преобразующие разряды 4-1, ..., 4-п, каждый из которых состоит из счетного триггера 5, первого элемента И 6, второго элемента И 7 и элемента ИЛИ 8.

Преобразователь работает следующим образом.

Преобразуемое число записывается в счетные триггеры 5. Для преобразования прямого кода в дополнительный или дополнительного в прямой необходимо подать сигнал на управляющий вход 1. Для преобразования пря го кода в обратный или обратного в прямой необходимо подать сигнал на управляющий вход 2.

Преобразование прямого кода в дополнительный заключается в инвертировании части кода, расположенной старше самой младшей единицы. Сигнал преобразования поступает с управляющего хода 1 через дополнительный элемент ИЛИ 3 на первые элементы И 6, открытые в тех разрядах, где записана единица, затем через элементы ИЛИ 8 сигнал поступает на счетные входы триггеров 5 разрядов, расположенных непосредственно за разрядами, в которых записана единица, и тем самым инвертирует их.

Если за разрядом, в котором записана единица, будут расположены один или несколько разрядов, в которых записаны нули, то сигнал будет распространяться через открытые в этом случае вторые элементы И 7 и элементы ИЛИ 8, осуществляя инвертирование триггеров 5 последующих разрядов.

Преобразование прямого кода в обратный заключается в инвертировании всего кода числа. Сигнал преобразования с управляющего входа 2 поступает непосредственно на счетный вход триггера 5 первого разряда 4-1, инверти5 руя его, и далее через вторые элементы И 7, открытые в тех разрядах 4-1, ..., 4-Ϊ, где записаны нули, и элементы ИЛИ 8 на счетные входы триг,0 геров 5 всех последующих разрядов 4-2, ..., 4-(i + 1), расположенных до первого разряда с записанной единицей включительно. Инвертирование части кода, расположенного после са15 мой младшей единицы, происходит аналогично тому, как и при преобразовании в дополнительный код, с тем лишь отличием, что сигнал на первые элементы И 6 поступает через дополни20 тельный элемент ИЛИ 3 с управляющего входа 2.

Операция прямого счета осуществляется в два такта, а именно путем последовательного преобразования за25 писанного в разряды числа сначала в обратный, а затем в дополнительный код. Для этого необходимо подать сигнал сначала на управляющий вход 2, а затем на управляющий вход 1. В ре30 зультате записанное в разряды число увеличится на единицу.

Операция.обратного счета также осуществляется в два такта, но при этом число, записанное в разряды, последовательно преобразуется сначала в дополнительный, а затем в обратный код. Для этого необходимо подать сигнал сначала на управляющий вход 1, а затем на управляющий вход 40 2, В результате записанное в разряды число уменьшится на единицу.

Для исключения сбоев целесообразно использование триггеров, переключающихся по заднему фронту сигналов, _ поступающих на их счетные входы.

Claims (1)

1. Формула изобретения

   Преобразователь кодов, состоящий из η преобразующих разрядов, каждый 50 из которых, кроме первого, содержит счетный триггер, первый и второй элементы И и элемент ИЛИ, выход которого является выходом преобразующего разряда и соединен со счетным входом 55 соседнего старшего преобразующего разряда, первый преобразующий разряд содержит счетный триггер и первый элемент И, прямой выход счетного триггера каждого преобразующего раз3 ряда соединен с первым входом первого элемента И, во всех преобразующих разрядах, кроме первого, выход первого элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго элемента И. первый вход которого соединен с инверсным выходом счетного триггера, вход которого соединен с вторым входом второго элемента И, отличающийся тем, что, с целью расширения класса решаемых задач за счет обеспечения возможности преобразования прямого кода в обратный и выполнения операций прямого и обратного счета, в него введен дополнительный элемент ИЛИ, а в первый преобразующий разряд введены элемент ИЛИ и второй элемент И, первый вход которого соединен с входом счетного триггера, с первым входом дополнительного элемента ИЛИ и с управляющим 5 входом преобразования прямого кода в обратный преобразователя, управляющий вход преобразования прямого кода в дополнительный которого соединен с вторым входом дополнительного эле10 мента ИЛИ, выход которого соединен с вторыми входами первых элементов И всех преобразующих разрядов, инверсный выход счетного триггера первого преобразующего разряда соединен с 15 вторЯМ входом второго элемента И. выходы первого и второго элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого является выходом первого 20 преобразующего разряда.