SU1644388A1

SU1644388A1 - Преобразователь кодов

Info

Publication number: SU1644388A1
Application number: SU884489896A
Authority: SU
Inventors: Виктор Григорьевич Зебрев
Original assignee: Предприятие П/Я В-2969
Priority date: 1988-10-03
Filing date: 1988-10-03
Publication date: 1991-04-23

Abstract

Изобретение относитс к импульсной технике и может быть применено в устройствах автоматики и вычислительной техники дл перевода одной формы числа в другую, Преобразователь кодов содержит два счетчика 1, 2 импульсов, компаратор 3, регистр 4, генератор 5 импульсов, два элемента И 6, 7, элемент 8 задержки, элемент ИЛИ-НЕ 9, дешифратор 10, формирователь 11 импульсов, триггер 12. 2 ил.

Description

Изобретение относится к импульсной технике и может быть применено в t устройствах автоматики и, вычислительной техники для перевода одной формы числа в другую.

Целью изобретения является повышение быстродействия преобразователя кодов. .

На фиг. 1 представлена функцио- ,θ нальная блок-схема преобразователя кодов; на фиг. 2 функциональная схема дешифратора старших разрядов.

Преобразователь кодов содержит счетчики 1 и 2 импульсов, компаратор 3, регистр 4, генератор 5 импульсов, элементы И 6 и 7, элемент 8 задержки, элемент ИЛИ-НЕ 9, дешифратор 10 (старших разрядов}, формирователь 11 импульсов и триггер 12. 2Q

Дешифратор старших разрядов (фиг. 2) состоит собственно из дешифратора 13 (4-е линии на 16 133ИДЗ) и элементов И-НЕ 14 и 15 (133ЛА2, 133ЛАЗ), выполняющих роль шифратора. 25

Старшие разряды определяют основное время, затрачиваемое на преобразование кодов. Код может быть п-й разрядности.

Разряды кода, поступающие по первым информационным входам, являются старшими разрядами, остальные разряды - младшими.(поступают по вторым информационным входам).

Коэффициент К может принимать значения 1,2,3,..,, а его целесооб разность определяется разрядностью преобразуемого кода и требуемым временем преобразования по заданию.

ПреобразователЬ| кодов работает следующим образом,

До начала работы преобразователя счетчики 1 и 2 импульсов, считаюющие соотретстдённо р старом и новом_:кодах, .триггер (2 по R-входам через первый вход элемента ИЛИ-НЕ 9, а регистр 4 непосредственно по R-входу устанавливаются в нулевое состояние каждым импульсом положительной полярности, поступающим по входу сброса.

При отсутствии на информационных входах преобразуемого кода? на втором выходе компаратора устанавливается сигнал логического нуля, на первом выходе - сигнал логической единицы. Сигнал логического нуля с выхода триггера 12 запрещает работу элементов И 6 и 7, при этом сигнал на С входе регистра 4 не меняется и на выходе преобразователя присутствует нулевой код.

Код, подлежащий преобразованию, поступает на вторые входы компарато' ра 3. При этом, если преобразуемый код не нулевой, на втором выходе компаратора 3 устанавливается сигнал логической единицы, на первом выходесигнал логического нуля.

Одновременно старшие разряды преобразуемого кода поступают на первые информационные входы первого счетчика 1, считывающего в старом коде, и на входы дешифратора 10 старших разрядов.

Если формат поступившего кода не включает старшие разряды, с выхода дешифратора сигналы логического нуля поступают на информационные входы счетчика 2 импульсов, считающего в новом коде. По срезу импульса Запись запускается формирователь 11, который формирует короткий импульс и По С-входу устанавливает триггер 12 в единичное состояние. Сигнал логической единицы с выхода триггера 12 является разрешающим для работы элементов И 6 и 7.

Если преобразуемый код не нулевой, то сигнал с первого выхода компаратора 3 поступает на второй вход элемента И 7, запрещая его работу. Импульсы с генератора 5 через элемент И 7 поступают на суммирующие входы счетчиков 1 и 2.

При достижении счетчиком 1 числа, равного поступившему на преобразование коду, на втором выходе компаратора 3 устанавливается сигнал логической единицы, при этом изменяется уровень сигнала на выходе элемента И 7 и по переднему фронту на С-входе в регистр 4 переписывается значение преобразуемого числа в новом коде.

Сигнал с выхода элемента И 7 через элемент 8 задержки и. элемент ИЛИ-НЕ 9 устанавливает счетчики 1 и 2 и триггер 12 по R-входам в нулевое состояние.

Код, записанный Р регистр 4, поступает на выход преобразователя до следующего цикла преобразования, т.е< до прихода очерёдного импульса Запись”.

Claims

Формула изобретения

Преобразователь кодов, содержащий генератор импульсов, выход которого соединен с первым входом первого элемента И, выход которого соединен с суммирующими входами первого и второго счетчиков импульсов, выходы первого счетчика импульсов соединены с соответствующими первыми входами компаратора, первый и второй выходы которого соединены соответственно с вторым входом первого элемента И и первым входом второго элемента И, информационные входы первого счетчика импульсов объединены с соответствующими вторыми входами компаратора и являются первыми информационными входами преобразователя, третьи входы блока сравнения являются вторыми информационными входами преобразователя, выходы второго счетчика соединены с соответствующими информационными 20 входами регистра, выходы которого являются выходами преобразователя, отличающийся тем, что, с целью повышения быстродействия преобразователя, в него введены дешифра- 25 тор, триггер, формирователь импульсов^ элемент ИЛИ-НЕ и элемент задержки, входы дешифратора подключены к соответствующим вторым информационным входам преобразователя, выходы дешифратора соединены с соответствующими информационными входами второго счетчика, С-входы счетчиков и вход формирователя импульсов объединены и являются входом записи преобразователя, выход формирователя импульсов соединен с С-входом триггера, выход которого соединен с третьим входом первого элемента И и вторым входом второго элемента И, выход которого соединен непосредственно с С-входом регистра н через элемент задержки с первым входом элемента ИЛИ-НЕ, второй вход которого объединен с R-bxoдом регистра и является входом ’’Сброс преобразователя, выход элемента ИЛИНЕ соединен с R-входами счетчиков и триггера.