SU1113816A1 - Устройство дл решени краевых задач - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ РЕШЕНИЯ КРАЕВЫХ ЗАДАЧ, содержащее R -С-сетку , блок задани  граничных условий, группа выходов которого подключена к первой группе узлов R -С-сетки, втора  группа узлов которой соединена с группой информационных входов коммутатора, выход которого подключен к входу повторител , выход которого соединен с входом блока регистрации амплитуды, аналого-цифровой преобразователь, выход которого соединен с первым информационным входом блока регистрации, дешифратор , выход которого подключен к уп равл ющему входу коммутатора, о тличающеес  тем, что, с целью расширени  класса решаемых задач, в него введены формирователь пр моугольных импульсов, счетчик, триггер, три элемента И, элемент ИЛИ, элемент 2 И-ИЛИ, блок регистрации сдвига фаз, два элемента задержки, два ключа, буферный регистр и генератор опорного сигнала, выход которого соединен с входом блока задани  граничных условий и первым входом блока регистрации сдвига фаз, выход которого подключен к информационному входу первого ключа, выход которого соединен с информационным входом аналого-цифрового преобразовател , выход которого подключен к информационному входу буферного регистра, вход запуска устройства через формирователь Пр моугольных импульсов соединен с установочными входами счетчика и триггера и с первьм входом элемента ИЛИ, выход которого подключен непосредственно к счетному входу триггера и управл ющему входу аналого-цифi рового преобразовател , а через первый блок задержки соединен с пер-выми входами первого и второго элементов И и элемента 2И-ИЛИ, выход которого подключен к первому входу третьего элемента И, выход которого соединен с вторьм входом элемента ЛИ, выход повторител  подключен к второму входу блока регистрации сдвига фаз, выход блока ре&9 ЭО гистрации амппитуды соединен с информационным входом второго ключа, выход которого подключен к входу аналого-цифрового преобразовател , пр мой выход триггера соединен с вто рым входом элемента 2И-ИЛИ, с управл ющим входом первого ключа и вторым входом первого элемента И, выход которого подключен к управл ющему входу буферного регистра, выход которого соединен с вторым информационным входом блока регистрации , инверсный выход триггера соединен с третьим входом элемента 2И-Ш1И, с управл ющим входом вто

Description

рого ключа и вторым входом второго элемента И, выход которого непосредственно подключен к входу запуска блока регистрации, а через второй элемент задержки соединен с четвертым входом элемента 2И-ИЯИ и со

счетным входом счетчика, выход переноса которого подключен к второму входу третьего элемента И, информационный выход счетчика соединен с входом дешифратора .

Изобретение относитс  к аналоговой вычислительной технике, предназначенной дл  исследовани  физических полей путем их моделировани  на R или R -С-сеточных област х, и может использоватьс  как универсальна  АВМ дл  решени  широкого круга краевых задач, в том числе и дл  решени  краевых задач, описываемьк уравнением Гепьмгольца.

Известно устройство дл  решени  краевых задач теории пол , содержащее формирователь, сумматоры, управл емые стабилизаторы, R -сетку, интеграторы, инверторы и ограничители 1,

Однако известное устройство имеет низкую точность решени .

Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  решени  краевых задач, содержащее R -С-сетку, блок задани  граничных условий, группа выходов которой подключена к группе центральных узлов R -С-сетки, труппа граничных узлов которой соединена с группой информационных входов коммутатора, выход которого подклю чен к входу повторител , выход которого соединен с входом блока регистрации амплитуды, аналого-цифровой преобразователь, выход которого соединен с первым информационным входом блока регистрации, дешифратор, выход которого подключен к управл ющему входу коммутатора t2l.

Цель изобретени  - расширение класса решаемых задач, в том числе обеспечение возможности решени  краевых задач, описываемых уравнением Гельмгопьца.

Поставленна  цель достигаетс  тем, что в устройство, содержащее Ц-(-сетку. блок задани  граничных

условий, группа выходов которого подключена к первой группе узлов R-С-сетки, втора  группа узлов которой соединена с группой информационных входов коммутатора, выход которого подключен к входу повторител , выход которого соединен с входом блока регистрации амплитуды, аналого-цифровой преобразователь, выход которого соединен с первым информационньм входом блока регистрации, дешифратор, выход которого подключен к управл ющему входу коммутатора , введены формирователь пр моугольных импульсов, счетчик, триггер , три элемента И, элемент ИЛИ, элемент 2И-ИЛИ, блок регистрации сдвига фаз, два элемента задержки, два ключа, буферный регистр и генератор опорного сигнала, выход которого соединен с входом.блока задани  граничных условий и первым входом блока регистрации сдвига фаз, выход которого подключен к информационному входу первого ключа, выход которого соединен с информационным входом аналого-цифрового преобразовател , выход которого подключен к информационному входу буферного регистра, вход запуска устройства через формирователь пр моугольных импульсов соединен с установочными входами счетчика и триг ,гера и с первым входом элемента ИЛИ, выход которого подключен непосредственно к счетному входу триггера и управл ющему входу аналогоцифрового преобразовател , а через первый блок задержки соединен с первыми входами первого и второго элементов И и элемента 2И-ИЛИ, выход которого подключен к первому входу третьего элемента И, выход которого соединен с вторым входом 3 элемента ИЛИ, выход повторител  подключен к второму входу блока ре гистрации сдвига фаз, выход блока регистрации амплитуды соединен с информационным входом второго ключа , выход которого подключен к вхо ду аналого-цифрового преобразовател , пр мой выход триггера соединен с вторым входом элемента 2И-ИЛИ, с управл ющим входом перво го ключа и вторым входом первого элемента И, выход которого подключен к управл ющему входу буферного регистра, выход которого соединен . С вторым информационным входом бло ка регистрации, инверсньй выход тр гера соединен с третьим входом элемента 2И-ИЛИ, с управл ющим вхо дом второго ключа и вторым входом второго элемента И, выход которого непосредственно подключен к входу запуска блока регистрации, а через второй элемент задержки соединен с четвертым входом элемента 2И-ИЛИ и со счетным входом счетчика, выход переноса которого подключен к второму входу третьего элемента И, информационный выход счетчика соед нен с входом дешифратора. На чертеже приведена функционал на  блок-схема предлагаемого устройства . Устройство содержит R -С-сетку блок 2 задани  граничных условий, коммутатор 3, повторитель 4, дешиф ратор 5, генератор 6 сигнала , блок 7 регистрации сдвига фаз, блок 8 регистрации амплитуды, ключи 9 и 10, аналого-цифровой пре образователь 11, буферный регистр 12, блок 13 регистрации, элемент 14 задержки, формирователь 15 пр моугольных импульсов, элемент ИЛИ 16, элемент И 17, триггер 18, элемент 2И-ИЛИ 19, счетчик 20, элемен ты И 21 и 22 и элемент 23 задержки . Устройство работает следующим образом. Процесс получени  результатов рещени  на сеточной ЭВМ состоит из двух основных этапов. Первый формирование граничных условий требуемого вида и задание их в определенные узлы R-С- сетки,  вл ющейс  матричным процессором параллельного действи , а второй - изме рение и регистраци  результатов. 16 При решении задач, описываемых урав эи э«и нением Гельмгольца ах« где Л- мнимый коэффициент, все емкости , включаемые в узловые точки сеточного процессора, своими вторыми концами соедин ютс  с линией нулевого потенциала. Дл  задани  граничных условий в первую очередь необходимо сформировать опорный сигнал определенной частоты) . Частота входит в выражение искомых функций, однако в процессе решени  она не измен етс ,  вл  сь одинаковой дл  всех узловых точек, и ее величина определ етс  перед постановкой задачи, в основном исход  из соображений выбора масштабных коэффициентов. Из опорного сигнала, сформированного в генераторе 6 опорной частоты, в блоке 2 граничных условий выбираетс  необходимое число каналов, в которых формируютс  с различным фазовым сдвигом относительно опорного сигнала граничные услови  (т.е., услови  конкретной задачи) . После задани  граничных условий в определенные точки R-С-сетки заканчиваетс  первый этап решени . При этом .решение представл ет собой совокупность гармонических сигналов во всех узловых точках сеточного процессора. Начинаетс  второй этап решени , заключающийс  в измерении дл  каждой узловой точки амплитуды переменного напр жени  и фазового сдвига относительно опорного сигнала, а также в регистрации полученного массива измеренной информации. Поскольку цифровые измерительные устройства обладают довольно высокой стоимостью, а врем  измерени  серийно выпускаемых аналого-цифровых преобразователей значительно меньше, чем врем  регистрации многих регистрирующих приборов (например, печатающее устройство, перфоратор и т.п., приборы, имеющие электромеханические узлы), то в устройстве применен двухступенчатый принцип преобразовани  при двухтактном режиме аналого-цифрового преобразовател . Измер емые,параметры (амплитудное значение и фазовый сдвиг) предварительно преобразуютс  с помощью аналоговых преобразователей (менее сложных по исполнению, позвол ющих 5 осуществл ть Ьреобразование за один период и значительно менее дорогосто щих ) в посто нное напр жение, а затем с помощью типового аналогоцифрового преобразовател  - в цифровой код. При каждом подключении узловой точки через коммутатор 3, управл емый дешифратором 5, к входу повторител  4 сначала происходит преобразование в цифровой код фазового сдвига и запись его буферный регистр 12, & затек - преобразоваиие амплитудного значени  и обращение к блоку 13 регистрации, котбрый регистрирует одновременно информацию с выходов буферного регистра 12 и аналого-тдифрового преоб разовател  11. После регистрации ре зультатов преобразовани  коммутатор 3 подключает к входу повторител  4 другую узловую точку и т.д. Процесс измерени  начинаетс  с приходом сиг нала Пуск на вход устройства. Из этого сигнала формирователь 15 обра зует импульс, осуществл ющий сброс в исходное состо ние счетчика 20 адреса, триггера 18 режима и запуск аналого-хщфрового преобразовател  11. В исходном состо нии триггер-18 режима выдает разрешающий уровень на управл ющий вход первого управл  мого ключа 9, на третий вход элемента 2И-ИЛИ 19 и на второй вход элемента И 21. Таким образом, к вхо ду аналого-цифрового преобразовател  11 подключен выход блока 7. По окончании преобразований в анало го-цифровом преобразователе элемент задержки 14 формирует импульс, который, проход  через второй элемент И 21, разрешает запись результата преобразовани  в буферный регистр 12, а также, проход  через элемент 2И-ИЖ 19, первый элемент И 17 и элемент ИЛИ 16, переводит триггер 18 режима в новое сое то ние и осуществл ет новьй запуск аналого-цифрового преобразовател  11. При этом триггер 18 режима выдает разрешающий уровень на управл  щий вход второго управл емого ключа 10, на четвертый вход элемента 2И-И11И 19 и на второй вход третьего элемента И 22. Таким образом, к вхо ду аналого-цифрового преобразовател  11 подключен вькод блока 8. По окончании преобразований в аналого166 цифровом преобразователе элемент 14 задержки формирует импульс, который , проход  через, третий элемент И 22, запускает блок 13 регистрации, а по окончании регистрации информации с выходов буферного регистра 12 и аналого-цифрового преобразовател  11 элемент задержки 23 формирует импульс. Этот импульс переводит в следующее состо ние счетчик 20 адреса , а также, проход  через элег мент 2И-ИЛИ 19, первый элемент И 17 и элемент ИЛИ 16, возвращает триггер 18 режима в исходное состо ние и вновь запускает аналого-цифровой преобразователь 11.. Затем происходит преобразование параметров следующей узловой точки и т.д. до тех пор, пока не произойдет заполнение счетчика 20 адреса, при котором на его втором выходе формируетс  запрещающий сигнал, поступающий на первый вход первого элемента И 17. Цикл измерени  прекращаетс . Дл  проведени  очередной обработки результатов решени  на вход устройства необходимо подать новый сигнал Пуск. в качестве базового образца выбрана аналогична  математическа  машина УСМ-1, котора  используетс  на многих предпри ти х дл  моделировани  краевых задач, описываемых уравнени ми разных типов. Она 1шеет в своем составе R-C-сеточную мо- . делирующую область и позвол ет ис- . следовать как стационарные, так и нестационарные физические пол . Однако указанна  машина, как и другие аналоги, не позвол ет моделировать задачи, описываемые уравнением Гельмгольца. При решении на предложенном устройстве краевых задач, описываемых уравнением Гельмгольца, может быть достигнут значительный экономический эффект, размеры которого завис т от условий конкретной решаемой задачи и увеличиваютс  с усложнением задачи. .Этот эффект возникает в первую очередь за счет экономии времени решени , При решении этой задачи с помощью средств цифровой вычислительной техники врем  решени  примерно на пор док больше.

Claims (2)

1. УСТРОЙСТВО ДЛЯ РЕШЕНИЯ КРАЕВЫХ ЗАДАЧ, содержащее R -С-сетку, блок задания граничных условий, группа выходов которого подключена к первой группе узлов R -С-сетки, вторая группа узлов которой соединена с группой информационных входов коммутатора, выход которого подключен к входу повторителя, выход которого соединен с входом блока регистрации амплитуды, аналого-цифровой преобразователь, выход которого соединен с первым информационным входом блока регистрации, дешифратор, выход которого подключен к уп· равняющему входу коммутатора, о тличающееся тем, что, с целью расширения класса решаемых задач, в него введены формирователь прямоугольных импульсов, счетчик, триггер, три элемента И, элемент ИЛИ. элемент 2 И-ИЛИ, блок регистрации сдвига фаз, два элемента задержки, два ключа, буферный регистр и генератор опорного сигнала, выход которого соединен с входом блока задания граничных условий и первым вхо дом блока регистрации сдвига фаз, выход которого подключен к информационному входу первого ключа, выход которого соединен с информационным входом аналого-цифрового преобразователя, выход которого подключен к информационному входу буферного регистра, вход запуска устройства через формирователь Прямоугольных импульсов соединен с установочными входами счетчика и триггера и с первьм входом элемента ИЛИ, выход которого подключен непосред ственно к счетному входу триггера и управляющему входу аналого-Дифрового преобразователя, а через первый блок задержки соединен с пер-выми входами первого и второго элементов И и элемента 2И-ИЛИ, выход которого подключен к первому входу третьего элемента И, выход которого соединен с вторьм входом элемента ИЛИ, выход повторителя подключен к второму входу блока регист- рации сдвига фаз, выход блока регистрации амплитуды соединен с информационным входом второго ключа, выход которого подключен к входу аналого-цифрового преобразователя, прямой выход триггера соединен с вторым входом элемента 2И-ИЛИ, с управ эо ляющим входом первого ключа и вторым входом первого элемента И, выход которого подключен к управляющему входу буферного регистра, вы ход которого соединен с вторым информационным входом блока регистрации, инверсный выход триггера соединен с третьим входом элемента
2. 2И-ИЛИ, с управляющим входом вто1113816 рого ключа и вторым входом второго элемента И, выход которого непосредственно подключен к входу запуска блока регистрации, а через второй элемент задержки соединен с четвертым входом элемента 2И-ИЛИ и со счетным входом счетчика, выход переноса которого подключен к вто рому входу третьего элемента И, информационный выход счетчика соединен с входом дешифратора.