SU425174A1

SU425174A1 - Блок определения интервала

Info

Publication number: SU425174A1
Application number: SU1835574A
Authority: SU
Original assignee: Г. О. Паламарюк, Н. И. Иопа, В. Н. Соломаха,; В. Н. Локтюхин , В. Д. Остриков занский радиотехнический институт
Priority date: 1972-10-09
Filing date: 1972-10-09
Publication date: 1974-04-25

Description

1

Изобретение относитс к вы1ЧИ1Слитель1Н|ОЙ техиике, в ча стности к устройства.м дл огоределени И1нте.р|вала разбиени аргумента при проекБИроваИИИ частотно-импулысных функциональных преобразователей, и может быть иапользовано в измерительной технике ,в качестве устройства выбора диапазона при нвмерении ча1стогы.

Известан блок определени иитервала (БОИ), построенный по принципу последовательного сравнени на каждом интервале пер1ИОда входной частоты с двум образцовыми пери1одам1и, длительность которых обратно пропорциональна частота, соответствующим гранида.м интервала разбиени аргумента, который состоит из сравнивающего элемента, реверсивного счетчика, дешифратора, генератора образцов1ых периодов, «И и «ИЛИ.

Однако известный БОИ характеризуетс НИЗКИМ быстродейств ием нри болыших положительных скачках входной частоты, обусловленным тем, что устройство построено по принципу след щего уравновешивани периода входной частоты с образцовыми. Поэтому отработка рассогласовани возможна в течение большего ив сравниваемых периодов.

Цель изобретени - повышение быстродействи .

Это достигаетс тем, что БОИ содержит элемент задержки и регистр, выходы которого соединены с выходами блока, а входы подключены к выходам импульсно-потенциальных

схем «И, потенциальные входы которых соединены с выходами счетчика импульсов, вход «Установка в О которого через элемент задержки соединен со входом блока.

Иа чертеже представлена схе.ма предлагаемого БОИ.

БОИ содержит генератор I образцовых частот, схему «ИЛИ 2, счетчик 3 и.мпульсав, импульсно-потенциальные схамы «И 4, регистр 5 и элемент 6 задержки.

Вход FX устройства подключен к генератору 1 образцовых частот, выходы которого через схему «ИЛИ 2 св заны со входа ми счетчика 3 и.мпульсов, выходы разр дов которого подключены к потенциальным входал импульоно-потенц1иальных схем «И 4, соединенных своими выходами со входами триггеров регистр.а 5. Импульсные входы сх&м «И 4 через элемент 6 задержки подключены ко входу FX устройства, к которому подключена

И1ина «Установка О счетчика 3 импульсов. Выходы разр дов регистра 5, в которол образуетс код интервала Л , вл етс выходом устройства. Устройство работает следующим образОМ.

При наличии на входе уст|ройства импульсов частоты FX, значение которой принадлежит интервалу ffonj. onj+i, генератор 1 образцовых частот в течение «аждого нериода Ту, входной частоты формирует офазцовые периоды Гопп, .., Toni+, длительности которых обрат но пропорциональны частотам Роап, . ., FOTIJ+I, соответствующим границам интервалов разбиени входного аргумента. Начала образцовых периодов Тощ синхронизируютс импульсами частоты FX. Импульсы частоты FX че|рез элемент 6 задержки устанавливают счетчик 3 импульсов IB нулевое состо ние.

С выхода генератора 1 образцовых частот через схему «ИЛИ 2 на счетный вход счетчика 3 импульсов в течение каждого периода поступают импульсы, соответствующие концам образцовых периодов. Число импульсов, поступивших на счетный вход счетчика 3 за период Тх, определ ет код , соответствующий интервалу fonj, fonj+i. Перезапись кода счетчика 3 в регистр 5 осуществл етс -каждьгм импульсом частоты FX, поступающим на импульсные входы схем «И 4.

Поскольку предлагае.мое устройство по характеру работы вл етс циклическим, длительность пикла которого определ етс периодом частоты FX, то при любом ее изменении устройство позвол ет определить код интервала в течение одного периода входной частоты .

Предмет изобретени

Блок определени интервала, содержащий И1мпуль:оно-потенциалыные схемы «И, импульсные входы которых подключены ко входу блока, и генератор образцовых частот, вход которого подключен ко входу блока, а выходы через схему «ИЛИ соединены со счетным входом счетчика импульсов, отличающийс тем, что, с целью повышени быстродействи , он содержит элемент задержки и регистр, выходы которого соединены с выходами блока, а входы подключены к выходам импульсно-еотенциальных схем «И, потенциальные входы которых соединены с выходами счетчика импульсов, вход «Установка в нуль которого через элемент задержки соединен со входом блока.

ТТ( Т