SU1381502A1

SU1381502A1 - Цифровой умножитель частоты

Info

Publication number: SU1381502A1
Application number: SU864101669A
Authority: SU
Inventors: Николай Александрович Камынин
Original assignee: Куйбышевский авиационный институт им.акад.С.П.Королева
Priority date: 1986-06-10
Filing date: 1986-06-10
Publication date: 1988-03-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при построении -устройств обработки частотных сигналов дл управлени аналого-цифровыми преобразовател ми . Цель изобретени - повышение точности формировани частоты выходного сигнала. Предлагаемый умножитель содержит два формировател 1, 2 импульсов, четыре регистра 3, 4, 9, 10, два элемента 5, 6 задержки, два счетчика 7, 8, три управл емых делител 11, 12, 13 частоты, генератор 14 тактовых импульсов, три преобразовател 15, 16, 17 пр мого кода в обрат1шй, сумматор 18, два информационных входа 19, 20 и два цифровых фильтра 21, 22 с соответствующими св з ми. Умножитель осуществл ет перемножение двух входных частотных сигналов, обеспечива экстрапол цию частоты выходного сигнала во врем измерени очередного периода входного сигнала. 1 ил. § 1(Л

Description

Изобретение относится к вычислительной технике и может быть использовано при построении устройств обработки частотных сигналов для управления аналого-цифровыми преобразователями .

Цель изобретения — повышение точности формирования частоты выходного сигнала.

Функциональная схема цифрового умножителя частоты представлена на чертеже .

Умножитель частоты * содержит первый и второй формирователи 1 и 2 импульсов, первый и второй регистры 3 и 4, первый и второй элементы 5 и 6 задержки, первый и второй счетчики 7 и 8, третий и четвертый регистры ^г'9 и 10, первый, второй и третий управляемые делители 11, 12 и 13 частоты, генератор 14 тактовых импульсов, первый, второй и третий преобразователи 15, 16 и 17 прямого кода в обратный, сумматор 18, первый и второй информационные входы 19 и 20, первый и второй цифровые фильтры 21 и 22, причем выход генератора 14 тактовых импульсов соединен с информационными входами управляемых делителей 11—13 частоты, выход регистра 9 соединен с управляющим входом управляемого делителя 1 1 частоты, выход которого соединен со счетным входом счетчика 7, выход регистра 10 соединен с управляю'-’ щим входом управляемого делителя 13 частоты, выход которого соединен со счетным входом счетчика 8, первый информационный вход 19 цифрового умножителя частоты соединен с входом формирователя 1 импульсов, выход которого соединен с входом разрешения записи регистра 3 и через элемент 5 задержки — с входом сброса счетчика 7, информационный выход которого соединен с информационным входом регистра 3, второй информационный вход 20 цифрового умножителя частоты соединен с входом формирователя 2 импульсов, выход которого соединен с входом разрешения записи регистра и через элемент 6 задержки — с входом сброса счетчика 8, информационный выход которого соединен с информационным входом регистра 4, выход регистра 3 соединен с входом преобразователя 15 прямого кода в обратный, выход которого соединен с первым входом сумматора 18 через первый цифро вой фильтр.21, выход регистра 4 соединен с входом преобразователя 16 прямого кода в обратный, выход которого через второй цифровой фильтр 22 соединен с вторым входом сумматора 18, выход сумматора 18-соединен с входом преобразователя 17 прямого кода в обратный, выход которого соединен с управляющим входом управляемого делителя 12 частоты, выход которого соединен с управляющим входом первого и второго цифровых фильтров 21, 22 и является выходом цифрового умножителя частоты.

Умножитель работает следующим образом.

Сигналы первой и второй входных последовательностей импульсов с периодами и Т₂ поступают на соответствующие входы первого и второго формирователей 1 и 2 импульсов, которые формируют управляющие сигналы длительностью Т, и Т₂ соответственно. Передний фронт импульса длительностью Т, через первый элемент 5 задержки поступает на вход установки в 0 первого счетчика 7 и устанавливает его в .исходное состояние. Передний фронт импульса длительностью Т₂ через второй элемент 6 задержки поступает на вход установки в 0 второго счетчика 8 и устанавливает его в исходное состояние.

Первый и второй счетчики 7 и 8 считают импульсы с выходов первого и третьего управляемых делителей 11 и 13 частоты соответственно. В регистрах 9· и 10 предварительно записаны числа <7 и β соответственно. Коды чисел <7 и поступают на установочные входы управляемых делителей 11 и 13 частоты соответственно и определяют их коэффициенты деления. На информационные входы первого и третьего управляемых делителей 11 и 13 частоты поступают импульсы с частотой f с выхода генератора 14 тактовых импульсов. Спустя промежуток времени Т, на вход счетчика 7 поступает N , = = о/ импульсов. Спустя промежуток времени Т_г на вход счетчика 8 поступает N ₇ = Tjf ₀/ β импульсов. По окончании интервала времени Т, число N₁ из счетчика 7 импульсов переписывается в первый регистр 3. По окончании интервала времени Т₂ число N ₂из счетчика 8 импульсов переписывается во второй регистр 4.

На управляющий вход второго управляемого делителя 12 частоты через третий преобразователь 17 прямого кода в обратный поступает код γ с выхода сумматора, равный сумме кодов 7, и γ₄ , формируемых на выходах цифровых фильтров 21-и 22 соответственно .

На 'информационные входы цифровых фильтров 21 и 22 поступают коды у, и γ,, формируемые на выходах преобразователей 15 и 16 прямых кодов в обратные соответственно.

Коды у, и у вычисляются по формулам:

Г,= >/N,5 = ^]/^·

Число, обратное числу γ = ⁺ определяет коэффициент деления управляемого делителя 12 частоты, на выходе которого импульсы появляются через интервалы времени т_в11к = '/yfo = '7(у_э + γ₄Η₀· Тогда частота импульсов на выходе ” цифрового умножителя частоты равна f Вых ^_ 1 /Т вых ~ Уз^о ⁺

Очередной импульс на выходе управляемого делителя 12 частоты поступает на управляющий вход цифровых фильтров 21 и 22 и управляет формированием новых значений кодов j- и . В качестве цифровых фильтров 21 и 22 используются КИХ—фильтры (фильтры с конечной импульсной характеристикой). При этом, код у, на выходе цифрового фильтра 21 при нии очередного периода Т быть представлен в виде формирова— вых ^может цифрового м7з ⁼ ΣΪ р , j γ,(ΐ) > ί« 1 где M₁ - порядок первого КИХ-фильтра;

А,,— коэффициенты фильтра;

^(i) — значения входных кодов γ, при формировании предыдущих периодов Т _β .

Код на выходе цифрового фильтра 22 при формировании очередного периода T_g может быть представлен в ^виде «_гh= Σ1 p₂₁

1с f где Mj — порядок второго цифрового КИХ-фильтра;

у коэффициенты фильтра;

^>,(1) - значения входных кодов при формировании предыдущих периодо ^{в т}вщ ·

Тогда частота импульсов на выходе цифрового умножителя частоты равна f вых ~ ~ f о ΣΖ Ч . γ (ΐ) ⁺ ⁺ о Z- R'lt fa ’ ’Ю ,м, Λ*ί ^f 8ИХ ^{= О/} ΣΖ 4,Λ^(ί) f

1= ’ IO где f, = l/T,, f, =„l/T₂ - частота следования импульсов первого и второго входных сигналов соответственно ;

f, (i), f₂(i) - измеренные значения частоты следования импульсов первого и второго входных сигналов соответственно при формировании предыдущих периодов Τ_βιι, .

Таким образом, выбирая порядок М , и М₂ цифровых фильтров и рассчитывая коэффициенты цифровых фильтров по известным методикам, можно обеспечить формирование импульсов на выходе цифрового умножителя частоты с частотой, зависящей от значений любого наперед заданного числа предшествующих значений частоты входного сигнала, т.е. обеспечить экстраполяцию частоты выходного сигнала во время измерения очередного периода входного сигнала и 'тем самым устранить динамическую ошибку, возникающую при изменении частоты входных сигналов.

Claims

Фо рмула изобретения

Цифровой умножитель частоты, содержащий генератор тактовых импульсов, первый, второй, третий и четвертый регистры, первый и второй формирователи импульсов, первый и второй счетчики, первый, второй и третий преобразователи прямого кода в обрат” ный, первый, второй и третий управляемые делители частоты, сумматор и первый и второй элементы задержки, причем выход генератора тактовых им— пульсов соединен с информационными входами первого, второго и третьего управляемых делителей частоты, входы первого и второго формирователей импульсов соединены соответственно с первым и вторым информационными вхо— дами умножителя, выход первого формирователя импульсов соединен с входом разрешения записи первого регистра и входом первого элемента задержки, выход которого соединен с входом сброса первого счетчика, выход второго формирователя импульсов соединен с входом разрешения записи второго регистра и входом второго элемента | задержки, выход которого соединен с входом сброса второго счетчика, разрядные выходы третьего регистра соединены соответственно *с установочными входами первого управляющего дели— | теля частоты,.выход которого соединен со счетным входом первого счетчика, разрядные выходы четвертого регистра соединены соответственно с установочными входами третьего управляемого делителя частоты, выход которого соединен со счетным .входом второго счетчика, разрядные выходы первого счетчика соединены соответственно с информационными входами первого регист— ра, разрядные выходы которого соединены соответственно с входами первого преобразователя прямого кода вобратный, разрядные выходы второго счетчика соединены соответственно с информационными входами второго ре гистра, разрядные выходы которого соединены соответственно с входами второго преобразователя прямого кода в обратный, выход сумматора соединен с входом третьего преобразователя прямого кода в обратный, разрядные выходы которого соединены соответственно с установочными входами второго управляемого делителя частоты, выход которого соединен с выходом умножителя , отличающийся тем, что, с целью повышения точности формирования частоты выходного сигнала, в него введены первый и второй цифровые фильтры, причем разрядные выходы первого преобразователя прямого кода в обратный соединены соответственно с входами первого цифрового фильтра, разрядные выходы которого соединены соответственно с входами •первой группы сумматора, разрядные выходы второго преобразователя прямого кода в обратный соединены соответственно с входами второго -цифрового фильтра, разрядные выходы которого соединены соответственно с входами второй группы сумматора, а выход второго управляемого’ делителя частоты соединен с управляющими входами первого и второго цифровых фильтров.