SU1091331A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий регистр последовательных приближений, цифро-аналоговый преобразователь, генератор тактовых импульсов, генератор запускающих импульсов и компаратор, первый вход которого подключен к входной шине, второй вход - к выходу цифро-аналогового преобразовател , входы которого соединены с соответствую щими выходами регистра последовательных приближений, первый и второй входы которого подключены к выходам генератора тактовых импульсов и генератора запускающих импульсов соответственно, о тли ч ающийс   тем, что, с целью расширени  динамического диапазона преобразуемого сигнала, в него введены первый и второй дополнительные компараторы, первый и второй элементы И, элемент ШШ, инвертор, распределитель кодов, источник порогового уровн  и масштабируюш 1й усилитель, вход которого соединен с входной шиной, а выход - с первыми входами первого и второго дополнительного компаратора, второй вход первого дополнительного компаратора соединен с источником порогового уровн , а второй вход второго дополнительного компаратора соединен с выходом цифро-аналогового i преобразовател , при этом выходы компаратора и второго дополнительного (Л компаратора соединены соответственно С с первыми входсШи первого и второго элементов И, второй вход второго элемента И через инвертор подключен к выходу первого дополнительного компаратора , первому входу распределител  кодов и второму входу первого элемента И, выход которого соединен с первым входом элемента ИЛИ, второй х вход которого соединен с выходом второго элемента Ы, а выход - с третьим 2 входом регистра последовательных jO приближений, выходы которого соедине-i ны соответственно с вторыми входами распределител  кодов.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в контрольно-измерительных, информационных и радиотехнических системах различного назначени .

Известны аналого-цифровые преобразователи , построенные по методу поразр дного уравновешивани . Устройство включает преобразователь кода в напр жение (ПКН), компаратор и устройство управлени , причем на один вход компаратора подаетс  входное напр жение, другой вход подключен к выходу ПКН, входы ПКН соединены с Выходами устройства управлени , на вход устройства управлени  поступает сигнал с выхода компаратора ij .

Недостатком данного устройства  вл етс  мала  величина динамического диапазона входного сигнала.

Наиболее близким к предлагаемому  вл етс  аналого-цифровой преобразователь поразр дного уравновешивани , который содержит регистр последовательного приближени  (РШ), источник тактовых импульсов, источник запускающего импульса, компаратор и цифро-аналоговый преобразователь (ЦАП), причем выходы регистра последовательных приближений подключены к выходам ЦАП, первый и второй входы РПП подключены к генератору тактовых импульсов и генератору запускающих импульсов соответственно, а также к входу компаратора. Первый вход компаратора соединен с выходом ЦАГ1, а второй подключен к входной шине 2j ,

Недостатком известного устройства  вл етс  малый динамический диапазон входного сигнала.

Цель изобретени  - расширение динамического диапазона преобразуемого сигнала.

Поставленна  цель достигаетс  тем что в аналого-цифровой преобразователь , содержащий регистр последовательных приближений, цифро-аналоговый преобразователь, генератор тактовых импульсов, генератор запускающих импульсов и компаратор, первый вход которого подключен к входной шине, второй вход - к выходу цифроаналогового преобразовател , входы которого соединены с соответствующими выходами регистра последовательных приближений, первьш и второй входы которого подключены к выходам генератора тактовых импульсов и генератора запускающих импульсов соответственно , введены первый и второй дополнителЫ1ЫС компараторы, первый и второй элементы И, элемент гШИ

инвертор, распределитель кодов, источник порогового уровн  и масштаЭирующий усилитель вход которого соединен с входной шиной, а выход - с первыми входами первого и второго дополнительного компаратора, второй вход первого дополнительного компаратора соединен с источником порогового уровн , а второй вход второго дополнительного компаратора соединен

с выходом цифро-аналогового преобразовател , при этом выходы компа эатора и второго дополнительного компаратора соединены соответственно с первьми входами первого и второго

элементов И, второй вход второго элемента И через инвертор подключен к выходу первого дополнительного компаратора , первому входу распределител  кодов и второму входу первого

элемента Невыход которого соединен с первым входом элемента ИЛИ, BTOpofi вход которого соединен с выходом второго элемента И, а выход - с тр етьим входом регистра последовательных приближений, выходы которого соединены соответственно с вторыми входами распределител  кодов.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2распределитель кодов (вариант.

Входна  шина I соединена с входом компаратора 2 и входом масштабирующего усилител  3, к управл ющим входам регистра 4 последовательных приблнжений подключены генератор 5 тактовых импульсов и генератор 6 запускающих импульсов, вькод масштабирующего усилител  подключен к первым входам.первого и второго дополнительных компараторов 7 и 8, вторые входы основного и второго дополнительного компараторов соединены с зыходом ЦАП 9, второй вход первого Д1Эполнительного компаратора соединен с

источником 0 порогового уровн , выход , первого дополнительного компаратора соединен с входом инвертора II, а также с первым входом первого элемента И 12, первый вход второго элемента И 13 подключен к выходу инвертора 11, выход первого дополнительного компаратора 7 соединен с управл ющим входом распределител  4 кодов , вторые входы первого и второго элементов И 12 и I3 подключены соответственно к выходам компаратора 2 и второго дополнительного компаратора 8, выходы первого и второго элементов И 12 и 13 соединены с входами элемента ИЛИ 15, выход которого подключен к информационному входу регистра 4, выходы регистра 4 соединены с информационными входами рас пределител  14 кодов, выходы распределител  кодов подключены к выходной шине 16, вход первого дополнительного компаратора подключен к шине I 7 строба. Усилитель 3 состоит из резисторного делител  18, состо щего из резисторов 19 и 20, и усилител  21, входы резисторного делител  соединены с выходом усилител  и общей точ кой, выход подключен к инвертирующему входу усилител  21, неинвертирующий вход подключен к входной шине 1 . Управл юща  входна  шина 22 подключена к входу инвертора 23 управлени  , выход которого соединен с управл ющей шиной 24. Формирователь 25 выходного кода состоит из формирователей 26-28 младших, средних и старших разр дов соответственно. Формирователь младших разр дов, в свою очередь, состоит из К отдельных двухвходовых элементов И 29 (к - коэффициент масштабировани , в рассмат риваемом примере ), один вход которых подключен к управл ющей выходной шине 24, а другой соединен с одной из младших шин, вход щих в шину 30 входного кода. Формирователь стар ших разр дов состоит из К отдельных двухвходовых элементов И 31, один из входов которых подключен к управл ющей входной шине, а другой соединен с одной из шин старших разр дов вход щих в шину 30. Формирователь ко да средних разр дов состоит из п-2К отдельных формирователей, каждьй из которых включает первый 32 и второй 33 дополнительные элементы И, выходы которых подключены к входам дополнительного элемента ИЛИ 34, первый вход первого дополнительного элемента И соединен с (1-2)-й шиной- входного кода, где i - номер разр да выходного кода, второй вход первого дополнительного элемента И 32 подключен к входной управл ющей шине, первьш вход второго дополнительного элемента И 33 соединен с 3314 входом i-й шины 30 входного кода, второй вход второго дополнительного элемента И 33 соединен с управл ющей выходной шиной 24. Устройство работает следующим образом . Фрагмент схемы, состо щий из входной шины 1, компаратора 2, первого элемента И 12, элемента ИЛИ 15, регистра 4 последовательных приближений , ЦАП 9, генератора 5 тактовых импульсов и генератора 6 запускающих импульсов, представл ет собой известную схему АЦП поразр дного уравновешивани . Дополнительными по сравнению с известной схемой здесь  вл ютс  первый элемент И 12, и элемент ИЛИ 13, однако здесь будем полагать, что на первый вход первого элемента И 12 с выхода первого дополнительного компаратора 7 подаетс  логическа  единица т. к, что сигнал с выхода компаратора 2 беспреп тственно проходит через указанные элементы И и ИЛИ на информа ционный вход регистра 4. Указанный Фрагмент схемы работает как классический АЦП поразр дного уравновешивани . Функционирование происходит под действием управл ющих импульсов регистра последовательных приближений . В каждом такте регистр 4 вырабатывает код типа 10...О или 011.,. в зависимости от прин той логики. Сигнал с выхода компаратора 2 с приходом тактового импульса устанавли- . вает старш ш разр д регистра в О или 1 в зависимости от того, сработал или нет компаратор 2, одновременно устанавливаетс  в нуль следующий по старшин ству разр д регистра. С приходом очередного тактового импульса определ етс  цифра во втором разр де и устанавливаетс  единица в третьем разр де и т.д. По заполнению регистра завершаетс  цикл преобразовани , разр ды регистра блоки- i руютс  по входам и информаци  хранитс  до начала нового цикла. В исходное состо ние регистр приводитс  соответствующим сигналом с выхода генератора запускающих импульсов. Фрагмент схемы, состо щий из масштабирующего усилител , второго дополнительного компаратора, второго элемента И, элемента Ш1И, регистра, генератора тактовых импульсов, генератора запускающих импульсов и ЦАП, представл ет собой также схему поразр дного уравновешивани  здесь полагаетс , что с выхода первого дополнительного компаратора снимаетс  нулевой сигнал так, что выходной сигнал второго дополнительного компаратора через второй элемент И и элемент ИЛИ беспреп тственно прохода1т на информационный вход регистра). Отличие второго фрагмента схемы от лервого заключаетс  в том, что входной сигнал ус танавливаетс  масштабирующим усилителем в К раз. Таким образом, величина кванта q второго фрагмента в К раз меньше, чем у первого - q. Соответственно верхн   граница диапазона входной величины у второго фрагмента (и|„о) оказываетс  в К раз меньше, чем у первого ( ).

При работе АЦП диапазон входного сигнала делитс  на два jniacTKa Д1 и Д2. Участок Д1 соответствует малым значени м входного сигнала от О до , участок Д2 - большим значени м от lima fio ,.

Пороговый уровень, поступда вд1Й от источника 10 порогового уровн , ра- : вен UIYIOX Таким образом, если выходной сигнал находитс  в пределах диапазона Д1, то компаратор 7 не сработает , первый элемент И блокирует сигнал компаратора и на информационный вход регистра поступает сигнал второго дополнительного компаратора т.е. работает второй фрагмент схемы.

Код, полученный в результате преобразовани , записываетс  на выходе регистра и с помощью распределител  кодов подаетс  на п младших шин выходного кода устройства, где п - :количество разр дов первого и второго фрагментов. На остальные старшие разр ды выходного кода при помощи схемы распределител  кодов подаютс  нули. Если же входной сигнал находитс  з пределах диапазона Д2, то компаратор 7 сработает, второй элемент И 13 заблокируетс , а первый элемент И 12 откроетс . В зтом случае будет работать первый фрагмент схемы, выходной код с выхода регистра подаетс  на k-n старших шин выходной шины, при этом на п остальных младших шин подаетс  нуль. Чтобы сигнал с выхода компаратора в процессе преобразовани  не мен л своего значени , он фиксируетс  подачей строб-импульса.

Технико-экономический эффект заключаетс  в том, что предлагаема  схема позвол ет на базе разр дного АЦП поразр дного уравновешивани  получить n+KL-разр дный преобразоватехи, который при больших значени х сигка- ла имеет квант аналогичен прототипу, а при малых - в К раз меньше, кроме того, по сравнению с прототипом существенно расшир етс  динамический диапазон входного сигнала.

I

f- & S

Claims (1)

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий регистр последовательных приближений, цифро-аналоговый преобразователь, генератор тактовых импульсов, генератор запускающих импульсов и компаратор, первый вход которого подключен к входной шине, второй вход - к выходу цифро-аналогового преобразователя, входы которого соединены с соответствую щими выходами регистра последовательных приближений, первый и второй входы которого подключены к выходам генератора тактовых импульсов и генератора запускающих импульсов соответственно, о т л и ч ающийс я тем, что, с целью расширения динамического диапазона преобразуемого сигнала, в него введены первый и второй дополнительные компараторы, первый и второй элементы И, элемент ИЛИ, инвертор, распределитель кодов, источник порогового уровня и масштабирующий усилитель, вход которого соединен с входной шиной, а выход - с первыми входами первого и второго дополнительного компаратора, второй вход первого дополнительного компаратора соединен с источником порогового уровня, а второй вход второго дополнительного компаратора соединен с выходом цифро-аналогового преобразователя, при этом выходы ком- § паратора и второго дополнительного компаратора соединены соответственно с первыми входами первого и второго элементов И, второй вход второго элемента И через инвертор подключен к выходу первого дополнительного компаратора, первому входу распределителя кодов и второму входу первого элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом вто- ! рого элемента И, а выход - с третьим ^! входом регистра последовательных приближений, выходы которого соедине-ί ны соответственно с вторыми входами распределителя кодов.