SU864549A2 - След щий аналого-цифровой преобразователь - Google Patents

Description

Изобретение относится к вычислительной технике и может использоваться в различных измерительных цифровых приборах.

По основному авт.св. № 546099 известен следящий аналого-цифровой преобразователь, содержащий блок сравнения, один вход которого соединен с клеммой входного сигнала, а другой вход через цифроаналоговый преобразователь - с выходом основного реверсивного счетчика, один вход которого соединен с выходом блока сравнения, а другой вход - с выходом линии задержки, генератор импульсов, выход которого соединен с входом линии задержки, триггер, первый вход которого соединен с выходом блока сравнения, второй вход - с выходом линии задержки, а'выход подключен к первому входу логической схемы, второй вход которой соединён с выходом блока сравнения, а выход - к первому входу вспомогательного реверсивного счетчика, выходы которого че’рез дешифратор соединен с третьим входом основного реверсивного счетчика, а второй вход с выходом генератора импульсов [1].

Недостатком преобразователя является невозможность фиксации амплитуд- 30 ного кода, соответствующего максимуму входного аналогового сигнала, а при работе аналогоцифровых преобразователей в различных измерительных комплексах часто возникает задача измерения и запоминания максимально · полученного результата измерений, по которому можно судить о максимальном уровне входного аналогового сигнала за смену, сутки и т.д.

Цель изобретения - расширение функциональных возможностей за счет фиксации и запоминания максимального кода.

Это достигается тем, что в следящий аналого-цифровой преобразователь введены регистр и дополнительный блок сравнения, при этом первый вход дополнительного блока сравнения соединен с выходом основного реверсивного счетчика и с первым входом регистра, второй вход которого соединен с выходом дополнительного блока сравнения, а выход - со вторым входом дополнительного блока сравнения.

На чертеже приведена блок-схема устройства.

Устройство содержит блок сравнения 1, цифроаналоговый преобразователь 2, основной реверсивный счетчик

3, дешифратор 4, вспомогательный реверсивный счетчик 5, линия задержки 6, генератор тактовых импульсов 7, логическая схема 8, триггер 9, дополнительный блок сравнения 10, регистр 11.

Устройство работает следующим образом.

Принимаем, что гц = 3 и η = 9, где п^и η - количество двоичных разрядов соответственно вспомогательного и основного реверсивных счетчиков. В начале работы на устройство поступает сигнал начальной установки, по которому во вспомогательный реверсивный счетчик 5 заносится код Νγ = 111. Шаг уравновешивания n = 2q, где q квант преобразования соответствует занесению +1 в старший из управляемых разрядов, в данном случае в седьмой. Оптимальный шаг уравновешивания выбирается при произвольном коде во вспомогательном счетчике 5, поэтому .начальная установка не является обязательной, но она ускоряет выход устройства на режим слежения. '

В результате сравнения сигналов U_BX и И _к в произвольный момент времени ц блок сравнения 1 вырабатывает сигнал

ψ. J* при U_0X- U_K>0 . (0 при U_Bx - U_K<0 .

Ответ блока сравнения 1 на предыдущем такте запоминается с помощью триггера 9. Ответы и поступают на логическую схему 8, значение сигнала на выходе которой = *-ф_<Ч^| _1чопределяет направление счета во вспомогательном счетчике 5 != 1 - сложение = 2 - вычитание

Сохранение значения ψ на двух.и' более соседних тактах означает, что компенсирующий сигнал отстает, от входного и в результате вызывает увеличение шага уравновешивания 6^=2^,^ в противном случае шаг уравновешивания уменьшается = 1.72’h^·^. После определения 1ц- сигнал с генератора импульсов 7 через линию задержки 6 поступает на основной реверсивный счетчик 3 и вызывает в зависимости от Ψ4 увеличение или уменьшение содержимого счетчика на единицу во вспомогательном разряде.

Таким образом, в основном реверсивном счетчике 3 формируется код соответствующий входному аналоговому сигналу Ц_БХ . Этот код N^· поступает на первый вход дополнительного блока сравнения 10 и вход регистра 11. Так как в начальном состоянии регистр 11 находится в нуле, то нулевой код с его выхода поступает на второй вход дополнительного блока сравнения 10, который настроен таким образом, что если на его первом входе (со стороны основного реверсивного счетчика 3) код больше, чем г код на втором входе (с выхода регистра 11), то он выдает на свой выход сигнал 1, во всех остальных случаях - О.

При появлении 1 на выходе схемы дополнительного блока сравнения 10 и управляющем входе регистра 11 разрешается запись кода N^· с основного реверсивного счетчика Зв регистр 11. При этом на обоих входах дополнительного блока сравнения 10 окажутся оди15 наковые коды, а на выходе сигнал 0. Как только код с основного реверсивного счетчика 3 увеличится на значение хотя бы младшего разряда, допустим станет N^, устройство работает описанным образом, т.е. на выходе схемы сравнения появится 1 и код запишется в регистр 11. Таким образом, в резистре 11-всегда записывается и хранится сколь угодно 2J долго значение максимального кода с основного реверсивного счетчика 3, . соответствующее максимальной величине входного аналогового сигнала.

* ,0 Предлагаемое устройство позволяет расширить функциональные возможности изобретения за счет возможности нахождения и запоминания максимального кода на выходе аналого-цифрового преобразователя.

³³ Расширяется также область использования изобретения в различных амплитудных измерителях и цифровых вольтметрах.

Claims (1)

1. Изобретение относитс  к вычислительной технике и может использоватьс  в различных измерительных цифровых приборах. По основному авт.св. № 546099 известен след щий аналого-цифровой преобразователь , содержащий блок сравнени , один вход которого соединен с клеммой входного сигнала, а другой вход через цифроаналоговый преобразователь - с выходом основного реверсивного счетчика, один вход которого соединен с выходом блока сравнени , а другой вход - с выходом линии задержки , генератор импульсов, выход которого соединен с входом линии задержки , триггер, первый вход которого соединен с выходом блока сравнени , второй вход - с выходом линии задержки, авыход подключен к первому входу логической схемы, второй вход которой соединён с выходом блока сравнени , а выход - к первому входу вспомогательного реверсивного счетчи ка, выходы которого через дешифратор соединен с третьим входом основного реверсивного счетчика, а второй вход с выходом генератора импульсов llНедостатком преобразовател   вл етс  невозможность фиксации амплитуд ного кода, соответствующего максимуму входного аналогового сигнала, а при работе аналогоцифровых преобразователей в различных измерительных комплексах часто возникает задача измерени  и запоминани  максимально полученного результата измерений, по которому можно судить о максимальном уровне входного аналогового сигнала за смену, сутки и т.д. Цель изобретени  - расширение функциональных возможностей за счет фиксации и запоминани  максимального кода . Это достигаетс  тем, что в след щий аналого-цифровой преобразователь введены регистр и дополнительный блок сравнени , при этом первый вход дополнительного блока сравнени  соединен с выходом основного реверсивного счетчика и с первым входом регистра , второй вход которого соединен с выходом дополнительного блока сравнени , а выход - со вторым входом дополнительного блока сравнени . На чертеже приведена блок-схема устройства. Устройство содержит блок сравнени  1, цифроаналоговый преобразователь 2, основной реверсивный счетчик 3, дешифратор 4, вспомогательный реверсивный счетчик 5, лини  задержки 6, генератор тактовых импульсов 7, логическа  схема 8, триггер 9, дополнительный блок сравнени  10, регистр 11. Устройство работает следующим образом. Принимаем, что р 3 и п 9, гд п - количество двоичных разр дов соответственно вспомогательного и основного реверсивных счетчиков. В начале работы на устройство поступает сигнал начальной установки, по которому во вспомогательный реверсив ный счетчик 5 заноситс  код N 111 Шаг уравновешивани  п 2, где q квант преобразовани  соответствует занесению +1 в старший из управл е1щах разр дов, в данном случае в седьмой Оптимальный шаг уравновешивани  выбираетс  при произвольном коде во вспомогательном счетчике 5, поэтому .начальна  установка не  вл етс  об зательной , но она ускор ет выход устройства на режим слежени . В результате сравнени  сигналов Ug и U в произвольный момент времени t., блок сравнени  1 вырабатывает сигнал ( V. 11 при . ч (О РИ K QОтвет .( блока сравнени  1 на пре дьвдущем такте запоминаетс  с помощью триггера 9. Ответы и поступают на логическую схему 8, значение сигнала на выходе которой .,-.определ ет направление счета вО вспомогательном счетчике 5 1 - сложение 2 - вычитание . Сохранение значени  Ч на двух и более соседних тактах означает, что компенсирующий сигнал отстает, от входного и в результате вызывает уве личение шага уравновешивани  в противном случае шаг уравновешиваЬ . После ни  уменьшаетс  h /2определени  сигнал с генератора импульсов 7 через линию задержки 6 поступает на основной реверсивный счетчик 3 и вызывает в зависимости от Ф увеличение или уменьшение содержимого счетчика на единицу во вспомогательном разр де. Таким образом, в основном реверсивном счетчике 3 формируетс  код N соответствующий входному ацалоговому сигналу UBH . Этот код поступает на первый вход дополнительного блока сравнени  10 и вход регистра 11. Так как в начальном состо нии регистр 11 находитс  в нуле, то нулевой код с его выхода поступает на второй вход дополнительного блока сравнени  10, который настроен таким образом, что если на его первом входе (со стороны основного реверсивного счетчика 3) код больше, чем код на втором входе (с выхода регистра 11), то он вьщает на свой выход сигнал 1, во всех остальных случа х - О. При по влении 1 на выходе схемы дополнительного блока сравнени  10 и управл ющем входе регистра 11 разрешаетс  запись кода с основного реверсивного счетчика 3в регистр 11. При этом на обоих входах дополнительного блока сравнени  10 окажутс  одинаковые коды, а на выходе сигнал . Как только код с основного реверсивного счетчика 3 увеличитс  на значение хот  бы младшего разр да, допустим станет , устройство . работает описанным образом, т.е. на выходе схемы сравнени  по витс  1 и код запишетс  в регистр 11. Таким образом, в резистре 11-всегда записываетс  и хранитс  сколь угодно долго значение максимального кода с основного реверсивного счетчика 3, . соответствующее максимальной величине входного аналогового сигнала. в - Предлагаемое устройство позвол ет расширить функциональные возможности изобретени  за счет возможности нахождени  и запоминани  максимального кода на выходе аналого-цифрового преобразовател . Расшир етс  также область использовани  изобретени  в различных амплитудных измерител х и цифровых вольтметрах. Формула изобретени  След щий аналого-цифровой преобразователь по авт.св. N 546099, отличающийс  тем, чтсэ, с целью расширени  функциональных возможностей за счет фиксации ихзапоминани  максимального кода, введены регистр и дополнительный блок сравнени , при Э.ТОМ первый вход дополнительного блока сравнени  соединен с выходом оснойного реверсивного счетчика и с первым входом регистра,второй вход которого соединен с выходом дополнительного.блока сравнени , а выход - с вторьдм входом дополнительного блока сравнени .. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 546099, кл. Н 03 К 13/02, 1975 (прототип)..

   8)