SU928635A1 - Преобразователь кода во временной интервал - Google Patents

Description

Изобретение относится к импульсной технике и может быть использовано в вычислительной технике в устройствах преобразования кодовой информации, $ а также в радиолокации для построения дальномерных устройств и имитаторов радиолокационных сигналов.

Известен преобразователь кода во временной интервал, содержащий, устрой-^д. ство управления, устройство записи преобразуемого кода, регистр памяти младших разрядов преобразуемого числа, селектор, триггер управления селектором, счетчикj генератор импульсов считывания, формирователь импуль- 15 са конца временного интервала, коммутируемые фазосдвигающие каскады и усилитель-ограничитель [1] .

Недостатками этого преобразователя являются сложность настройки из-за наличия фазосдвигающих каскадов, требующих индивидуальной настройки, и невысокая точность преобразования при малых величинах преобразуемого ^э кода, определяемого только младшими разрядами преобразуемого числа, из-за естественной задержки сигнала в счет чике, даже если он выполнен со сквоз ным переносом.

Известен также преобразователь кода во временной интервал, который содержит генератор импульсов считывания, селектор, устройство управления, устройство записи преобразуемого кода, счетчик, дешифратор, триггер управления селектором, коммутируемую линию задержки, регистр памяти младших разрядов преобразуемого числа, формирователь импульса конца временного интервала и триггер управления дешифратором [2] .

Недостатком этого преобразователя является невысокая точность преобразования при малых величинах преобразуемого кода, определяемого только младшими разрядами преобразуемого числа, из-за наличия в счетчике естественной задержки переноса, сравнимой по величине с дискретностью.

Цель изобретения - повышение точности преобразования.

Поставленная цель достигается тем, что в преобразователь кода во временной интервал, содержащий генератор импульсов считывания, селектор, устройство управления, первый выход которого подключен к входу устройства записи преобразуемого кода, счетчик, установочные входы которого соедине3 ны с выходами старших разрядов устройства записи преобразуемого кода, а выходы - с входами дешифратора, выход, которого подключен к единичному установочному входу триггера управления селектором, единичный выход которого 5 подключен к первому входу селектора, выход которого соединен с входом коммутируемой линии задержки, управляющие входы которой подключены к соответствующим выходам регистра памяти '10 младших разрядов преобразуемого числа, входы которого соединены с выходами младших разрядов устройства, записи преобразуемого кода, формирователь импульса конца временного ин- 15 тервала,и дополнительно введен элемент И, входы которого соединены с выходами старших разрядов устройства записи преобразуемого кода, а выход - с управляющим входом селектора, при этом jq вход устройства управления соединен с выходом генератора импульсов считы- вания и счетчик входом счетчика, первый выход - с нулевым установочным > входом триггера управления селектором, второй выход - с вторым входом селектора, нулевой выход триггера управления селектором подключен к дополнительному входу дешифратора, выход коммутируемой линии задержки соединен с входом формирователя импульса'^ конца временного интервала.

На чертеже представлена структурная электрическая схема преобразователя.

Преобразователь кода во временной 35 интервал содержит генератор 1 импульсов считывания, селектор 2, устройство 3 управления, устройство 4 записи преобразуемого кода, счетчик 5, дешифратор 6, триггер 7 управления се- 40 лектором, коммутируемую линию задержки 8, регистр 9 памяти младших разрядов преобразуемого числа и формирователь 10 импульса конца временного интервала. В преобразователе первый дд выход 11 устройства 3 управления подключен к входу устройства 4 записи., Входы счетчика 5 соединены с выходами старших разрядов устройства 4 записи , а выходы - с входами дешифра- „ тора 6. Выход дешифратора 6 соединен с единичным установочным входом триггера 7, единичный выход которого подключей к первому входу селектора 2. Выход селектора 2 соединен с входом линии задержки 8, управляющие входы которой подключены к соответствующим выходам регистра памяти 9. Входы регистра 9 памяти соединены с выходами младших разрядов устройства 4 записи.

Входы элемента И 12 соединены с 60 выходами старших разрядов устройства 4 записи, а выход - с управляющим Входом селектора 2. Вход 13 устройства 3 управления соединен с выходом генератора 1 и другим входом счетчика65

5. Первый выход 11 устройства 3 управления соединен с нулевым установочным входом триггера 7. Второй выход 14 устройства 3 управления соединен с вторым входом селектора 2. Нулевой выход триггера 7 соединен с дополнительным входом дешифратора 6. Выход линии задержки 8 соединен с входом формирователя 10 импульса конца временного интервала.

При этом коммутируемая линия задержки 8 выполнена в виде последовательно соединенных дискретных логических элементов, например И—НЕ, вторые входы которых подключены к шинам, соответствующим уровням логических нуля или единицы.

Преобразователь работает следующим образом.

Код числа Ν, поступающий на вход устройства 4 записи преобразуемого кода, переписывается в регистр памяти 9 и в счетчик 5 импульсом записи с выхода 11 устройства 3 управления. При этом в регистр памяти 9 записывается прямой код младших разрядов преобразуемого числа, а в счетчик 5 обратный код старших разрядов. Этим же импульсом записи триггер 7 управления селектором устанавливается в нулевое состояние, при котором на дешифратор 6 поступает разрешающий ¹'высокий'’ потенциал, а на вход селектора 2 - ''низкий’¹.

Импульсы записи с выхода 11 и старт-импульсы с выхода 14 устройства 3 управления сформированы из импульсов считывания генератора 1. Потенциальный код старших разрядов поступает на входы элемента И 12, представляющего собой дешифратор нулевого кода. При наличии нулевого кода в старших разрядах на управляющем входе селектора 2 имеется разрешающий потенциал для прохождения старт-импульсов с выхода 14 устройства 3 управления, которые задерживаются на время, соответствующее коду в регистра 9 , и поступают на вход формирователя 10 импульса конца временного интервала. В этом случае задержка импульса конца временного интервала . относительно старт-импульсов, т.е. начала временного интервала, составляет t=n^at в отличие от известного устройства, где t=nдt+ Тпереносе · При коде старших разрядов, отличном от нулевого, через селектор 2 разрешен проход сигнала только с единичного выхода триггера 7 управления селектором. Триггер 7 опрокидывается при поступлении на его вход установки в ''единицу'' импульса с выхода дешифратора б, который осуществляет выделение нулевого состояния счетчика 5 вследствие переполнения. Но это происходит лишь один раз за цикл преобразования, поскольку триггер 7 оп5 рокидывается и снимает разрешающий ’’высокий'' потенциал с одного из входов дешифратора. В этот же момент вре^ мени сигнал с единичного выхода триггера 7 проходит через селектор 2 и задерживается на величину задержки, 5 определяемую кодом регистра памяти 9 младших разрядов.

Полная задержка t = n Т _пер_еносс/· dt.

Цикл преобразования повторяется с Ю приходом очередного импульса записи и старт-импульса.

Так как при прохождении импульсов через линию задержки искажается их форма, что вносит существенную по- 15 грешность,, то для избежания этого линия задержки выполнена на последовательно соединенных дискретных логических элементах, а регулировка задержки при настройке производится jn подключением вторых входов логических^ элементов к логическому ’’нулю¹’ или ’'единице'', используя различие во времени переключения из ''нуля*' в ’'единицу*’ или наоборот.

Таким образом, положительный эф- ^а фект от использования данного преобразователя заключается в повышении точности преобразования кода во временной интервал в диапазоне малых _ задержек при одновременном снижении ’θ требований к быстродействию счетчика преобразователя.

Claims (2)

1. Изобретение относитс  к иь ульсно технике и может быть использовано в вычислительной технике в устройствах преобразовани  кодовой информации, а также в радиолокации дл  построени  дальномерных устройств и имитато ров радиолокационных сигналов. Известен преобразователь кода во временной интервал, содержащий. устро ство управлени , устройство записи преобразуемого кода, регистр пам ти младших разр дов преобразуемого числа , селектор, триггер управлени  селектором , счетчикj генератор импульсов считывани , формирователь импуль са конца временного интервала, коммутируемые фазосдвигающие каскады и усилитель-ограничитель 1. Недостатками этого преобразовател  вл ютс  сложность настройки из-за наличи  фазосдвигающих каскадов, тре бующих индивидуальной настройки, и невысока  точность преобразовани  при малых величинах преобразуемого кода, определ емого только младшими разр дами преобразуемого числа, из-за естественной задержки сигнала в счетчике , даже если он выполнен со сквозным переносом. Известен также преобразователь кода во временной интервал, который содержит генератор импульсов считывани , селектор, устройство управлени , устройство записи преобразуемого кода, счетчик, дешифратор, триггер управлени  селектором, коммутируемую линию задержки, регистр пам ти младших разр дов преобразуемого числа, формирователь импульса конца временного интервала и триггер управлени  дииифратором 2 . Недостатком этого преобразовател   вл етс  невысока  точность преобразовани  при малых величинах преобразуемого кода, определ емого только млсщшими разр дами преобразуемого числа , из-за наличи  в счетчике естественной задержки переноса, сравнимой, по величине с дискретностью. Цель изобретени  - повышение точности преобразовани . Поставленна  цель достигаетс  тем, что в преобразователь кода во временной интервал, содержащий генератор импульсов считывани , селектор, устройство управлени , первый выход которого подключен к входу устройства записи преобразуемого кода, счетчик, установочные входы которого соединены с выходами старших разр дов устройстба записи преобразуемого кода, а выходы - с входами дешифратора, выход которого подключен к единичному установочному входу триггера управлени  селектором, единичный выход которого подключе« к первому входу селектора, выход которого соединен с входом коммутируемой линии задержки, управл юише входы которой подключены к соответствующим выходам регистра пам ти младших разр дов преобразуемого числа , входы которого соединены с выходами младших разр дов устройства, записи преобразуемого кода, формирователь импульса конца временного интервала ,и дополнительно введен элемент И, входы которого соединены с выходами с,тарших разр дов устройства записи преобразуемого кода, а выход - с управл ющим входом селектора, при этом вход устройства управлени  соединен с выходом генератора импульсов считывани  и счетчик входом счетчика, первый выход с нулевым установочным входом триггера управлени  селектором , второй выход - с вторым входом Селектора, нулевой выход триггера управлени  селектором подключен к дополнительному входу дешифратора, выход коммутируемой линии задержки соединен с входом формировател  импульс конца временного интервала. На чертеже представлена структурна  электрическа  схема преобразовател  . Преобразователь кода во временной интервал содержит генератор 1 импуль сов считывани , селектор 2, устройст во 3 управлени , устройство 4 записи преобразуемого кода, счетчик 5, дешифратор 6, триггер 7 управлени  селектором , коммутируемую линию задержки 8, регистр 9 пам ти младших разр дов преобразуемого числа и формирователь 10 импульса конца временного интервала. В преобразователе первый выход 11 устройства 3 управлени  подключен к входу устройства 4 записи.. Входы счетчика 5 соединены с выходами старших разр дов устройства 4 записи , а выходы - с входами дешифратора 6. Выход дешифратора б соединен с единичным установочным входом триггера 7, единичный выход которого под ключен к первому .входу селектора 2. Выход селектора 2 соединен с входом линии задержки 8, управл ющие входы которой подключены к соответствующим выходам регистра пам ти 9. Входы регистра 9 пам ти соединены с-выходами младших разр дов устройства 4 записи Входы элемента И 12 соединены с выходс1ми старших разр дов устройства 4 записи, а выход - с управл ющим уходом селектора 2. Вход 13 устройст ва 3 управлени  соединен с выходом генератора 1 и другим входом счетчика65 5. Первый выход 11 устройства 3 управлени  соединен с нулевым установочным входом триггера 7. Второй выход 14 устройства 3 управлени  соединен с вторым входом селектора 2. Нулевой выход триггера 7 соединен с дополнительным входом дешифратора 6. Выход линии задержки 8 соединен с входом формировател  10 импульса конца временного интервала. При этом коммутируема  лини  задержки 8 выполнена в виде последовательно соединенных дискретных логических элементов, например И-НЕ, вторые входы которых подключены к шинам, соответствующим уровн м логических нул  или единицы. Преобразователь работает следующим образом. Код числа N, поступающий на вход устройства 4 записи преобразуемого кода, переписываетс  в регистр пам ти 9 и в счетчик 5 импульсом записи с выхода 11 устройства 3 управлени . При этом в регистр пам ти 9 записываетс  пр мой код младших разр дов преобразуемого числа, а в счетчик 5 обратный код старших разр дов. Этим же импульсом записи триггер 7 управлени  селектором устанавливаетс  в нулевое состо ние, при котором на дешифратор 6 поступает разроиающий высокий потенциал, а на вход селектора 2 - низкий. Импульсы записи с выхода 11 и старт-импульсы с выхода 14 устройства 3 управлени  сформированы из импульсов считывани  генератора 1. Потенциальный код старших разр дов поступает на входы элемента И 12, представл ющего собой дешифратор нулевого кода. При наличии нулевого кода в старших разр дах на управл ющем входе селектора 2 имеетс  разрешающий потенциал дл  прохождени  старт-импульсов с выхода 14 устройства 3 управлени , которые задерживаютс  на врем , соответствующее коду в регистра 9 , и поступают на вход формировател  10 импульса конца временного интервала. В этом случае задержка импульса конца временного интервала . относительно старт-импульсов, т.е. начала временного интервала, составл ет в отличие от известного устройства, где д t+T gpenoc-a . При коде старших разр дов, отличном от нулевого, через селектор 2 разрешен проход сигнала только с единичного выхода триггера 7 управлени  селектором. Триггер 7 опрокидываетс  при поступлении на его вход установки в единицу импульса с выхода дешифратора б, который осуществл ет выделение нулевого состо ни  счетчика 5 вследствие переполнени . Но это происходит лишь один раз за цикл преобразовани , поскольку триггер 7 опрокидываетс  и снимает разрешающий высокий потенциал с одного из вх дов дешифратора. В этот же момент вр мени сигнал с единичного выхода триг гера 7 проходит через селектор 2 и задерживаетс  на величину задержки, определ емую кодом регистра пам ти 9 младших разр дов. Полна  задержка t +i;nepeHocd - п dt. Цикл преобразовани  повтор етс  с приходом очередного импульса записи и старт-импульса. Так как при прохождении импульсов через линию задержки искажаетс  их форма, что вносит существенную по- грешность,, то дл  избежани  этого лини  задержки выполнена на последовательно соединенных дискретных логи . ческих элементах, а регулировка задержки при настройке производитс  подключением вторых входб-в логически элементов к логическому нулю или единице, использу  различие во времени переключени  из нул  в единицу или наоборот. Таким образом, положительный эффект от использовани  данного преобразовател  заключаетс  в повышении точности преобразовани  кода во временной интервал в диапазоне малых задержек при одновременном снижении требований к быстродействию счетчика преобразовател . Формула изобретени  Преобразователь кода во временной интервал, содержащий генератор импульсов считывани , селектор, устрой ство управлени ,первый выход которого подключен к входу устройства записи преобразуемого кода, счетчик, установочные входы которого соединены с выходами старших разр дов устройства записи преобразуемого кода, а выходыс входами дешифратора, выход которого подключен.к единичному установочному входу триггера управлени  селектором единичный выход которого подключен к первому входу селектора,. выход которого соединен с входом коммутируемой линии задержки, управл ющие входы которой подключены к соответствующим выходам регистра пам ти младших разр дор преобразуемого числа, .входы которого соединены с выходами младших разр дов устройства записи преобразуемого кода, формирователь импульса конца временного интервала, о т л и ч ающи йс   тем, что, с целью повышени  точности преобразовани , в него введен элемент И, входы кото- ; рого соединены с выходами старших разр дов устройства записи преобразуемого кода, а выход - с управл ющим входом селектора, при этом вход устройства управлени  соединен с выходом генератора импульсов считывани  и счетным входом счетчика,первый выход - с нулевым установочным входом триггера управлени  селектором, второй выход - с вторым входом селектора , нулевой Выход триггера управлени  селектором подключен к дополнительному входу дешифратора, выход коммутируемой линии задержки соединен с входом формировател  импульса конца временного интервала. Источники информации, прин тые во внимание при .экспертизе 1.Авторское свидетельство СССР № 430503, кл. Н 03 К 13/02, 06.05.72.
2. 2.Авторское свидетельство СССР 360718, кл. Н 03 К 13/20, 21.12,70.