SU1280402A1 - Цифроаналоговый логарифмический преобразователь - Google Patents

Abstract

Изобретение относитс  к автома .тике и вычислительной технике и может быть использовано в устройствах индикации. Целью изобретени   вл етс  упрощение схемз логарифьшческого преобразовател . Преобразователь содержит блок выделени  старших значащих разр дов кода входного числа , содержащий генератор импульсов, счетчик, два триггера, два элемента И, компаратор и распределитель им-, пульсов, группу мультиплексоров, блок определени  характеристики ло-гарифма , содержащий цифроаналоговый преобразователь, ключ и запоминающий конденсатор, блок определени  мантиссы логарифма, содержащий три ключа , три запоминающих конденсатора, весовой аналоговый сумматор и аналоговый логарифмический преобразователь выходной аналоговый сумматор, .выход которого  вл етс  выходом преобразовател . Информационные входы группы мультиплексоров  вл ютс  информационными входами преобразовател . Блок определени  старших значащих разр дов кода входного числа осуществл ет поразр дный опрос кода числа , поступившего на входы группы мультиплексоров, и выделение трех I старших значащих разр дов кода входного числа преобразовани , управл ет (Л выработкой характеристики логарифма в блоке определени  характеристики с: логарифма. Значени  трех старших значащих разр дов числа суммируютс  и преобразуютс  в аналог значени  мантиссы логарифма числа блоком опредеto лени  мантиссы логарифма. Аналог зна00 чени  характеристики логарифма и анао лог мантиссы логарифма суммируютс  4 О 1C выходным аналоговым сумматором, на выходе которого получаетс  аналог логарифма входного числа преобразовател . 1 ил.

Description

Изобретение относитс  к автомати ке, вычислительной и информационноизмерительной технике и может быть использовано дл  преобразовани  выходных сигналов цифровых измеритель ,ных приборов., представленных в виде разр дного двоично-дес тичного кода в аналоговый сигнал по логарифмическому закону. Цель изобретение - упрощение преобразовател  . На чертеже представлена блок схема устройства. Цифроаналоговый логарифимический преобразователь coctoит из блока 1 выделени  старших значащих разр дов кода входного числа преобразовател  группы мультиплексоров 2, дифроаналогового преобразовател  3, блока 4 определени  характеристики логарифма , блока 5 определени  мантиссы логарифма, выходного--сумматора 6, Блок 1 содержит генератор 7 импульС9В , счетчик 8, два триггера 9 и 10 два элемента II и 12, компаратор 13 распределитель 14 импульсов. Блок 4 содержит Цифроаналоговый преобразователь 15, ключ 16, запоминающий конденсатор 17, Блок 5 содержит три ключа 18, 19, 20, три запоминающих конденсатора 21, 22 и 23, весовой аналоговый сумматор 24, логарифмический преобразователь 25, Преобразователь работает следующим образом. Входной сигнал, представленный в N разр дном двоично-дес тичном коде, подаетс  на входы четырех муль типлексоров 2, которые поразр дно, начина  со старшего разр да, направ

л ют входной сигнал на входы четырехразр дного цифроаналогового преобразовател  3, Преобразователь 3 преобразует цифровой сигнал каждого дес тичного разр да в аналоговый сигнал .

Управление мультиплексорами осуществл етс  выходными сигналакш счетчика 8, поступающими с его инверсных выходов на адресные входы мультиплексоров 2, Число разр дов счетчика 8 равно , Нулевой адрес (наличие сигналов соответствующих 1 на инверсных выходах) соответствует подключению старшего разр да входного сигнала. Одновременно выходные сигналы счетчика 8 поступают на входы схемы I 1 и на входы . разр дного

Claims (1)

1. торого соответствует коду старшего не равного нулю разр да входного сигнала, запоминаетс  на конденсаторе 21, С приходом второго импульса на вход распределител  14 на его гтором выходе формируетс  сигнал, замыкающий ключ 19, и аналоговьй сигнал , величина.которого соответствует коду следующего разр да входного сигнала, запоминаетс  на конденсаторе 22, С приходом третьего импульса на вход распределител  14 на его третьем выходе формируетс  сигнал, замыкающий ключ 20, и аналоговьй сигнал, величина которого пропорциональна коду следующего разр да входного сигнала, запоминаетс  на конденсаторе 23, С приходом четвертого |импульса на вход распределитеп  9 цифроаналогового преобразовател  15, При выходных сигналах счетчика 8, соответствующих, например, нулевому адресу, на выходе элемента 11 формируетс  сигнал 1, который с помощьна, триггера 10 устанавливает на первом входе элемента 12 сигнал 1, На выходе преобразовател  15 формируетс  при этом аналоговый сигнал, величина которого пропорциональна выходному сигналу счетчика 8 и номеру подключенного к преобразователю 3 разр да входного сигнала. Синхронизаци  устройства осуществл етс  выходными сигналами генератора 7, При подключении к входам преобразовател  3 первого не равного нулю разр да входного сигнала компаратор 13 формирует сигнал, который с помощью триггера 9 устанавливает 12 сигнал на втором входе элемента , тем самым разреша  проход импульсных сигналов с выхода генерато- ра 7 на вход распределител  1. Выходные сигналы распределител  14 управл ют ключами 16 и 18 следующим образом, С приходом первого импульса на вход распределител  14 на ёго первом выходе формируетс  сигнал , замыкающий ключи 16 и 18, При этом величина выходного сигнала преобразовател  15, пропорциональна номеру старшего не равного нулю разр да, соответствует характеристике дес тичного логарифма входного сигнала. Выходной сигнал преобразовател  15 при этом запоминаетс  на конденсаторе 17 и поступает на первый вход сумматора 6, Выходной сигнал преобразовател  3, величина ко3 . происходит сброс триггеров 9 и 10 в нулевое состо ние и приход импульсо на вход распределител  14 через эле мент 12 прекращаетс . На этом закан чиваетс  цикл цифроаналогового преобразовани , следующий цикл начинае с  с по влени  на выходе счетчика 8 кода, соответствующего нулевому адр су. Выходные сигналы запоминающих конденсаторов 21, 22 и 23 поступаю на первый, второй и третий входы сумматора 24, выходной сигнал которого , равный и,2ч Ue.b,.2i+ О. + 0,01Ugb,,2j поступает на вход логарифмического преобразовател ,25. Выходной сигнал преобразовател  25, пропорциональный дес тичному логариф му выходного сигнала сумматора 24 k IgU соответствует &ЫХ 21 мантиссе логарифма входного сигнала и поступает на второй вход сумматор 6. Сумматор 6 осуществл ет суммирова ние мантиссу и характеристики логарифма входного сигнала. На выходе сумматора 6,  вл ющемс  выходом устройства , формируетс  сигнал, соответствующий дес тичному логарифму, входного сигнала. Формула изобретени  Цифроаналоговый логарифимический преобразователь, содержащий группу мультиплексоров, информационные входы которых  вл ютс  информационным входом преобразовател , блок выделени  старших значащих разр дов кода входного числа преобразовател , блок определени  характеристик логарифма блок определени  мантиссы логарифма отличающийс  тем, что, с целью упрощени  преобразовател , в него введены цифроаналоговый преобразователь и выходной сумматор, выход которого  вл етс  выходом преобразовател , причем блок выделени  старших значащих разр дов кода входного сигнала числа содержит генератор импульсов, счетчик, два элемента И, два триггера, компаратор и распределитель импульсов, первый выход которого соединен с входами установки в ноль первого и второго триггеров, выходы которых подключены к первому и второму входам первого элемента И, соединенного выхо2 дом с входом распределител  импульсов , выход генератора импульсов подключен к третьему входу первого элемента И и счетному входу счетчика , инверсные выходы которого соединены с входами второго элемента И, соединенного выходом с входом установки в единицу первого триггера, вход установки в единицу второго триггера соединен с выходом компара;тора , блок определени  характеристики логарифма содержит последовательно соединенные цифроаналоговый преобразователь , ключ и запоминающий конденсатор, друга  обкладка которого подключена к шине нулевого потенциала , блок определени  мантиссы логарифма содержит аналоговый логарифмический преобразователь, весо- вой аналоговый сумматор, три запоминающих конденсатора и три ключа, информационные входы которых соединены между собой, а выходы соединены с соответствующими входами весового аналогового сумматора и через соответствующие запоминающие конденсаторы подключены к шине нулевого потенциала , выход весового аналогового сумматора соединен с информационным входом аналогового логарифмического преобразовател , соединенного выходом с первым входом выходного аналогового сумматора, второй вход которого подключен к выходу ключа блока определени  характеристики логарифма, инверсные выходы счетчика блока выделени  старших значащих разр дов кода входного числа преобразовател  подключены к цифровым входам цифроаналогового преобразовател  блока определени  характеристики логарифма и к управл ющим входам мультиплексоров группы, выходы которых подключены к цифровому входу цифроаналогового преобразовател , выход которого подключен к входу компаратора блока выделени  старших значащих разр дов кода входного числа и к информационным входам первого, второго и третьего ключей блока определени  мантиссы логарифма, управл ющие входы которых соединены соответственно с вторым, третьим и четвертым выходами распределител  импульсов блока выделени  старших значащих разр дов кода входного числа преобразовател .