SU660242A1 - Аналого-цифровой преобразователь - Google Patents

Description

входом элемента И, с выходом второго элемента И - ИЛИ - НЕ и с первым входом второго триггера. Вторые входы триггеров соединены с входной шиной генератора тактовых импульеов. Два выхода каждого триггера соединены е четырьм  входами логического устройства. Четыре входа первого элемента И-ИЛИ-НЕ соединены соответственно с первыми выходами первого, второго, третьего и четвертого компараторов и с п тым, шестым, седьмым и восьмым входами логического устройства, четыре входа второго элемента И-ИЛИ-НЕ соединены соответственно с вторыми выходами второго, третьего, четвертого и п того компараторов и с дев тым, дес тым, одиннадцатым и двенадцатым входами логического устройства. Второй выход первого компаратора и первый выход п того компаратора соединены соответственно с тринадцатым и четырнадцатым входами логического устройства, а его выход соединен с входом шифратора, а выход элемента И соединен с вторым входом третьего ключа.

Структурна  схема аналого-цифрового преобразовател  приведена на фиг. 1. Временные диаграммы, по сн ющие принцип работы устройства, приведены на фиг. 2.

Аналого-цифровой преобразователь содержит элемент 1 И, элемент 2 И-НЕ, усилитель 3, ключи 4-6, элемент 7 И-НЕ, резисторы 8-13, компараторы 14-18, элементы 19, 20 И-ИЛИ-НЕ, триггеры 21,

22,логическое устройство 23, шифратор 24, регистр 25.

Входной сигнал Их совместно с добавочной посто нной составл ющей At/ подаетс  на первый вход усилител  3, имеющий коэффициент усилени , равный единице. На второй вход усилител  3 с помощью ключей 4-6 подаетс  одно из напр жений А/7, 2Af/ или нулевой потенциал. Каждый такт преобразовани  состоит из двух этапов. На первом этапе определ етс  положение мгновенного значени  входного напр жени  Ux относительно грубых уровней квантовани . Элементы 19, 20 фиксируют зону между уровн ми, в которой лежит напр жение . Элементы 19, 20 при помощи ключей 4-6 воздействуют на один из входов усилител  3 и либо уменьшают, либо увеличивают на АС/ (Ai7 --- кванта грубого

о

отсчета) уровень сигнала на его выходе. Уровни срабатывани  компараторов 14-18 смест тс  на At/ в глубь зоны, где находитс  напр жение Таким образом, квант грубого отсчета делитс  на три более мелких. К выходам элементов 19, 20 подключены два триггера 21, 22. Выходы триггеров 21, 22, как и выходы всех компараторов , подключены к логическому устройству

23,формирующему на выходе единичный код. С выхода устройства 23 единичный код поступает на вход шифратора 24, образующего на выходе двоичный позиционный код, записываемый в регистр 25. Уровни эталонного напр жени  t/эт/) необходимые дл  компараторов и напр жени , подключаемые ключами 4-6 к одному из входов усилител  3, поданы с резисторов 8-13 делител  эталонного напр жени . Сопротивлени  резисторов 11-13 составл ют одну треть от сопротивлений резисторов 8-10.

Устройство позвол ет, не увеличива  количество компараторов, втрое увеличить число уровней квантовани  и, следовательно, втрое уменьшить погрешность квантовани .

Claims (2)

1.Шл нлин В. М. Цифровые электроизмерительные приборы. Энерги , М., 1972, с. 191.

2.Авторское свидетельство № 394936, кл. Н ОЗК 13/18, 1972.

/// Х

ЛЛ

/7/

//

-ли