SU1003332A1 - Преобразователь напр жение-код - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЕ - КОД

Изобретение относитс  к вычислительной технике и может быть исполь зовано в быстродействующих аналогоцифровых вычислительных машинах и устройствах контрольно-измерительной техники.

Известен преобразователь напр жение - код, содержащий параллельные преобразователи старших и младших разр дов, преобразователь код напр жение и схему вычитани  напр жений , выполненную на операционном усилите.пе 13Однако такой преобразователь имеет недостаточное быстродействие и низкую точность преобразовани .

Известен преобразователь напр жение - код, содержащий п компараторов , первые входы которых подключены к шине входного напр жени ,. . формирователь опорного напр жени , выход которого соединен с входом делител  напр жени , каждый из п выходов которого соединен с вторым входом соответствующего компаратора , неинвертирующие выходы которых соединены с входами формировател  кодов старших разр дов и первыми входами элементов Совпадени , вторые входы с второго по п элементов

совпадени  соответственно соединены с инвертирук цими выходами с первого по (п-1) компараторов, при том второй вход первого элемента совпадени  соединен с шиной логической единицы, параллельный преобразователь напр жение - код, выходы которого соединены с входами формировател  кодов младших разр дов 21.

10

Однако этот преобразователь имеет недостаточные быстродействие и точность преобразовани .

Цель изобретени  - повышение быстродействи  и точности преобразо15 вани .

Claims (2)

1. Поставленна  цель достигаетс  тем, что в преобразователь напр жение - код, содержащий п компараторов , первые входы которых подклю20 чены к шине входного напр жени , формирователь опорного, напр жени , выход которого соединен с входом делител  напр жени , каждый из п выходов которого соединен с вторым 25 входом соответствующего компаратора , неинвертирующие выходы которых соединены с входами формировател  кодов старших разр дов и первыми входами элементов совпадени , вто30 рые входы с второго по п элементов совпадени  соответственно соединен с инвертирующими выходами с первог по (п-1) компараторов, при этом вт рой вход первого элемента совпаден соединен с шиной логической единицы , параллельный преобразователь напр жение - код, выходы которого соединены с входами формировател  кодов младших разр дов, введены (п+1) дифференциальных усилителей напр жени , преобразователь уровн  разностного сигнала, измеритель си фазной составл ющей, согласующий усилитель и регул тор тока, причем первые входы дифференциальных усил телей напр жени  подключены к шине входного напр жени , второй вход каждого из п дифференциальных усилителей напр жени  соединен с вторым входом соответствующего ком паратора, второй вход (п+1)-го диф ференциального усилител  напр жени  подключен к общей шине, вход управлени  каждого из п дифференци альных усилителей напр жени  соединен с выходом соответствующего элемента совпадени , вход управлени  (п+ТЗ-го дифференциального уси лител  напр жени  соединен с инвер тирующим выходом п-го компаратора, выходы дифференциальных усилителей напр жени  соединены с первым входом преобразовател  уровн  разност ного сигнала, первый выход которого через последовательно соединенные измеритель синфазной составл ю щей , согласующий усилитель и регу.л тор тока подключен к его второму входу, а второй выход соединен с первым входом параллельного преобразовател  напр жение - код, второй вход которого соединен с выходом формировател  опорного напр жени . На чертеже представлена структур на  схема преобразовател  напр жение - код. Схема содержит компараторы 1/ формирователь 2 опорного напр жени  , делитель 3 напр жени , формирователь 4 кодов старших разр дов, элементы 5 совпадени , параллельный преобразователь .6 напр жение - код формирователь 7 кодов младших разр дов , дифференциальные усилители 8 напр жени , преобразователь 9уров н  разностного сигнала, измеритель 10 синфазной составл ющей, согласую щий усилитель 11, регул тор 12 тока . К шине входного напр жени  подключены первые входы компараторов 1 и дифференциальных усилителей 8, вторые входы компараторов 1 и п дифференциальных усилителей 8 подключены к соответствующим выходам делител  3, вход которого соединен с выходом формировател  2. Второй вход (п+1)-го дифференциально -о уси лител  8 подключен к общей шине. Неинвертирующие выходы компараторов Iсоединены с соответствующими входами формировател  4 и первыми входами элементов 5. Вторые входы с второго по п элементов 5 совпадени  соответственно соединены с инвертирующими выходами с первого по (п-1) компараторов 1, а второй вход первого элемента 5 соединен с шиной логической единицы. Вход управлени  каждого из п дифференциальных усилителей 8 соединен с выходом соответствующего элемента 5, вход управлени  Сп+1)-го дифференциального усилител  8 соединен с инвертирующим выходом п-го компаратора 1. Выходы дифференциальных усилителей 8 соединены с первым входом преобразовател  9, первый выход которого соединен с входом измерител  10, выход которого через последовательно соединенные согласуюций усилитель IIи регул тор 12 тока подключен к второму входу преобразовател  9 уровн  разностного сигнала, второй выход которого соединен с первым входом параллельного преобразовател  б напр жение - код, второй вход которого соединен с выходом формировател  2. Выходы параллельного преобразовател  6 напр жение - код соединены с входами формировател  7 кодов младших разр дов. Устройство работает следующим образом. Напр жение входного сигнала, подлежащего преобразованию, подаетс  одновременно на первые входы компараторов 1 и дифференциальных усилителей 8 напр жени . На вторые входы компараторов 1 и дифференциальных усилителей подаютс  соответствующие значени  опорных напр жений. Часть компараторов 1 срабатывает, их. выходные сигналы преобразуютс  формирователем 4 кодастарших разр дов в выходной код, а также обес-. печивают срабатывание того элемента 5 совпадени , первый вХод которого подключен к неинвертирующему выходу верхнего (по чертежу) сработавшего компаратора 1. Выходной сигнал этого элемента 5 совпадени  поступает на вход управлени  соответствующего дифференциального усилител  8 и приводит к подаче на него питани , в результате чего на входе преобразовател  9 уровн  разностного сигнала вырабатываетс  напр жение flU, пропорциональное разности между напр жением входного сигнала и ближайшим меньшим значением, опорного напр жени  , снимаемого ,с делител  3 напр жени . Преобразователь 9 в совокупности с измерителем 10 синфазной составл ющей, согласующим усилителем 11 и регул тором 12 тока усиливает и преобразует разностный сигнал, исключа  из него синфазную составл ющую, и подает его на первый вход параллельного преобразовател  6 напр жение - код, на второй вход которого подаетс  сигнал с фор мировател  2 опорного напр жени . Выходные сигналы параллельного преобразовател  6 напр жение - код преобразуютс  формирователем 7 кода младших разр дов в выходной код. Применение изобретени  позвол ет в 1,5-2 раза повысить быстродействие и точность преобразовани . Это достигаетс  применением быст родействующих дифференциальных усилителей напр жени  и преобразовател  уровн  с компенсацией синфазной составл ющей вместо дифференциальных токовых ключей, формирующих токовые сигналы на входе операцион ного усилител  ограниченного быстродействи , что позвол ет автомати чески компенсировать дрейф параметров элементов в процессе эксплуата ции, а также использовать едииый источник опорного напр жени  дл  преобразователей старших и младших разр дов. Формула изобретени  Преобразователь напр жение - код содержащий п компараторов, первые входы которых подключены к шине входного напр жени , формирователь опорного напр жени , выход которого соединен с входом делител  напр жени , каждый из п выходов которого соединен с вторым входом соот ветствующего, компаратора, неинвертирующие выходы которых соединены с входами формировател  кодов стар ших разр дов и первыми входами эле ментов совпадени , вторые входы с второго по п элементов совпадени  соответственно соединены с инверти рукицими выходами с первого по (п- 1 компараторов, второй вход первого элемента совпадени  соединен с шиной логической единицы, параллельный преобразователь напр жение код , выходы которого соединены с входами формировател  кодов младших разр дов, отличающийс   тем, что, с целью повышени  быстродействи  и точности преобразовани , введены (n+V) дифференциальных усилителей напр жени , преобразователь уровн  разностного сигнала, измеритель синфазной составл ющей, согласующий усилитель и регул тор тока, причем первые входы дифференциальных усилителей напр жени  подключены к шине входного напр жени , второй вход каждого из п дифференциальных усилителей напр жений соединен со вторым входом соответствующего компаратора, второй вход (п-«-1)-го дифференциального усилител  напр жени  подключен к общей шине , вход управлени  каждого из п дифференциальных усилителей напр жени  соединен с выходом соответствующего элемента совпадени , вход управлени  ()-го дифференциального усилител  напр жени  соединен с инвертирующим выходом п-го компаратора , выходы дифференциальных усилителей напр жени  соединены с . первым входом преобразовател  УРрвн  разностного сигнала, первый выход которого через последовательно соединенные измеритель синфазной составл ющей, согласующий усилитель и регул тор тока подключен к его второму входу, а второй выход соединен с первым входом параллельного преобразовател  напр жение - код, второй вход которого соединен с выходом формировател  опорного напр жени  . Источники информации, прин тые во внимание при экспертизе 1.Балакай В.Г. и др. Интегральные схемы АЦП и ЦАП. М., Энерги , 1978, с. 76-78, рис. 1-24.
2. 2.Бахтиаров Г.Д. и др. Аналогоцифровые преобразователи. М., Советское радио, 1980, с. 198, рис .7.23.

   /