RU1837392C - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретениетфедназначено дл  прецизионных цифровых измерительных систем, преимущественно дл  океанографических исследований. Цель изобретени  - повышение быстродействи  и точности преобразовани  за счет исключени  потери информации при обнулении интегратора. Аналого-цифровой преобразователь содержит компаратор 1, логическое устройство 2, в которое вход т триггер знака 3, элемент задержки 4 и инвертор 5, регистр последовательных приближений 6, цифроаналого

Description

Изобретение относитс  к области автоматики и вычислительной техники, как средство дл  преобразовани  информации, и может быть использовано при построении прецизионных цифровых измерительных систем, преимущественно дл  океанографических исследований.

Целью изобретени   вл етс  повышение быстродействи  и точности преобразовани  за счет исключени  потери информации при обнулении интегратора.

На фиг. 1 представлена структурна  схема предлагаемого аналого-цифрового преобразовател ; на фиг. 2 - приведены временные диаграммы, по сн ющие работу устройства.

Аналого-цифровой преобразователь (АЦП) содержит компаратор 1, логическое устройство управлени  2, выполненное на триггере запуска 3, элементе задержки 4 и формирователе сигнала конец преобразовани  5, регистре последовательных приближений 6, устройство преобразовани  выходного кода АЦП в напр жение обратной св зи 7, в который вход т усредн ющее устройство 8, выполненное на базе интегратора с обнулением 9 и ключа 10, источник опорного напр жени  11, цифроаналоговый преобразователь (ЦАП) 12, цифровое устройство 13, выполненное на первом счетчике импульсов 14, втором счетчике импульсов 15 и элементе И 16, генератор импульсов 17,

АЦП работает следующим образом.

Преобразуемое входное напр жение поступает на один из входов компаратора 1. Начало цикла преобразовани  этого напр жени  в n-разр дный код начинаетс  в момент по влени  сигнала пуск на С-входе триггера запуска 3 логического устройства управлени  2, по которому триггер запуска 3 устанавливаетс  в состо ние лог. 1 (фиг. 2а,б), Напр жение, соответствующее низкому логическому уровню, с инверсного выхода триггера запуска 3, поступает на SR-вход регистра последовательных приближений 6 подготавлива  его тем самым к режиму установки в исходное состо ние. По мере поступлени  тактовых импульсов с выхода генератора импульсов 17 (фиг. 2в) в момент по влени  положительного перепада на (т + 1)-м выходе второго счетчика импульсов 15 начинаетс  обнуление интегратора 9, а

регистр последовательных приближений 6 устанавливаетс  в исходное состо ние и на его выходе устанавливаетс  п-разр дное двоичное число с лог.О в самом старшем разр де, а востальных- лог. 1 (возможной лог. 1 в старшем

разр де, а в остальных лог.О, если примен етс  регистр другой какой-либо конструкции.

На выходе переноса CR регистра после- довательных приближений 6 устанавливаетс  лог. 1, котора  поступает на вход

логического устройства управлени  2 и через элемент задержки 4 сбрасывает триггер запуска 3 по входу R в исходное состо ние. Лог. 1 с выхода переноса CR регистра последовательных приближений 6 поступает

так же на вход формировател  сигнала конец преобразовани  (КП), на выходе которого устанавливаетс  лог, 0, что свидетельствует о процессе преобразовани  входной величины АЦП в цифровой код.

Пусть второй вход элемента И 16 подключен к первому младшему выходному разр ду второго счетчика импульсов 15, тогда длительность импульса с (т + 1)-го выхода счетчика 15, а значит и врем  обнулени 

интегратора 9 составит ровно один период Т следовани  импульсов с генератора 17. Этим же импульсом происходит запись выходного кода АЦП в первый счетчик импульсов 14 по входу записи.

При по влении высокого логического

уровн  на 1-м самом младшем выходе счетчика импульсов 14 (фиг. 2д) на выходе элемента И 16 так же по витс  высо-кий логический уровень и тут же сбросит второй

счетчик 15 в исходное состо ние, в результате исчезнет и высокий логический уровень с выхода элемента совпадени  16. С этого момента начинаетс  цикл преобразовани  выходного кода АЦП в аналоговый сигнал обратной св зи.

По мере поступлени  импульсов с выхода генератора импульсов 17 на тактовые входы первого 14 и второго 15 счетчиков импульсов на выходах последних начинает- возрастать значение кодов от записанных в них по импульсам с (т + 1)-го выхода второго счетчика 15 и выхода элемента И 16.

Процесс формировани  аналогового сигнала на выходе цифроаналогового преобразовател  (ЦАП) 12 иллюстрируетс  временными диаграммами, представленными на фиг. 2.3.

После занесени  выходного кода АЦП в первый счетчик импульсов 14 на выходе ЦАП 12 установитс  значение равное

ицдм Дицдп (цела  часть дроби-{Ј ) (1)

NBX

где m п - К - количество младших разр дов , получающихс  в процессе преобразовани  выходного кода АЦП в напр жение обратной св зи цифровым устройством 13. По мере поступлени  тактовых импульсов с генератора 17, через определенное количество периодов тактовых импульсов, определ емых численным значением кода из m младших разр дов, напр жение на выходе ЦАП 12 возрастет на величину Аицдп соответствующую используемой его дискретности (К-разр дов). Эта величина напр жени  на выходе ЦАП 12 будет оставатьс  до 16-го тактового импульса, т.е. до момента по влени  импульса на (т + 1)-ом выходном разр де второго счетчика импульсов 15 фиг. 2з) Т.е. в процессе преобразовани  выходного кода АЦП в напр жение обратной св зи попросту будет происходить ши- ротноимпульсна  модул ци  младшего используемого разр да ЦАП 12 Дицдп на фоне установленного значени  определ емого выражением (1) (см. фиг 2, 3).

Напр жение с выхода ЦАП 12 усредн етс  интегратором 9 за период Тц, равным 2т периодам тактовых импульсов генератора 17 Врем  обнулени  интегратора находитс  за пределами времени осреднени , что позволило исключить погрешность преобразовани  от обнулени  интегратора, примен   его, совместно с ключем, в качестве усредн ющего устройства.

Кроме того, предлагаемое решение позвол ет нар ду с точностью существенно повысить быстродействие АЦП.

Пусть необходимо построить АЦП по схеме прототипа с дифференциальной нелинейностью , приведенной ко входу, не более 0,3 кванта. Причем быстродействие элемен- 5 тов схемы позвол ет обнулить интегратор за 1/10 периода тактовых импульсов генератора импульсов. Тогда, дифференциальна  нелинейность интегрального ЦАП должна составить 0,2 кванта. А это легко

0 достигнуть, не использу  три младших разр да в ЦАП, если его дифференциальна  нелинейность равна 1 кванту (например, с буквой А в микросхемах 572 ПА1А и 572 ПА2А). Но при этом необходимо нарастить

5 второй счетчик цифрового устройства на три разр да, чтобы получить восемь градаций при широтно-импульсной модул ции полученного младшего разр да интегрального ЦАП (т.е. m 3). Таким образом дифференциальна  нелинейность ЦАП с усреднением выходного напр жени  составит 0,1 + 0,125 0,225 кванта, что удовлетвор ет условию, т.е. 0,3 кванта.

Учитыва , что быстродействие элемен5 тов схемы достаточны дл  обнулени  интегратора за 1/10 Т, врем  одного цикла преобразовани  выходного кода АЦП в напр жение обратной св зи составит 80 Тобн. В приведенном примере (где также m

0 3) предлагаемого АЦП полное врем  цикла преобразовани  выходного кода АЦП в напр жение обратной св зи, включа  врем  на обнуление интегратора составит 9 Т0бн, что в 8,9 меньше, чем в прототипе.

5

А если учесть, что дифференциальна  нелинейность не должна превышать всего лишь 0,3 кванта, то в предлагаемом техническом решении достаточно не использо0 вать лишь 2 младших разр да интеграла ЦАП, в результате чего дифференциальна  нелинейность АЦП достигнет уже 0,25 кванта , чего вполне достаточно дл  реализую- мой точности, т.к. погрешность об

5 обнулени  интегратора отсутствует 8 результате дл  широтно-импульсной модул ции полученного младшего разр да ЦАП потребуетс  не 8 градаций, а всего 4, а это приводит к уменьшению разр дности втс0 рого счетчика цифрового устройства и увеличению быстродействи  еще в 2 раза. Таким образом, предлагаемое техническое решение при указаных выше услови х не только повышает точность преобразовани ,

5 но и повышает быстродействие АЦП в 17,8 раз.

Вышеизложенный расчет приведен дл  примера, изложенного в описании предла гаемого АЦП, в котором один вход элемента И 16 подключен к (т + 1}-му выходному разр ду второго счетчика импульсов 15, а другой к самому младшему - первому.

Рассчитаем теперь во сколько раз повыситс  быстродействие АЦП, при вышеизложенных услови х, если вход элемента И 16, от места подключени  которого зависит длительность импульса обнулени , подключить , например к m-му выходному разр ду второго счетчика импульсов 15 цифрового устройства 13. В нашем случае m 3, т.е. к третьему разр ду.

Если теперь соблюсти условие, при котором врем  обнулени  интегратора в прототипе равно времени обнулени  интегратора в предлагаемом АЦП, которого вполне достаточно, чтобы обнулить интегратор , то дл  предлагаемого АЦП можно записать, что

Тобн 4 -Т.

Таким образом в предлагаемом АЦП полное врем  цикла преобразовани  выходного кода в напр жение, включа  врем  на обнуление интегратора составит уже на 9.Т, как в предыдущем случае (10), а 12 Т, что в 3 раза меньше, чем в предыдущем случае. А это приводит к повышению быстродействи  АЦП не в 17,8 раз, как в предыдущем случае, а в 53,4 раза.

Необходимо учесть, что отечественной промышленностью выпускаютс  быстродействующие интегральные ЦАП, например , 594 ПА1. Однако в прототипе применить их с максимальной эффективностью нельз  из-за невозможности повысить тактовую частоту генератора импульсов, т.к. одновременно увеличиваетс  погрешность от обнулени , врем  которого уменьшить нельз . Таким образом быстродействующие ЦАП эффективней использовать в предлагаемом техническим решением.

Использование интегратора с обнулением позвол ет увеличивать коэффициент передачи АЦП, путем простого увеличени  емкости конденсатора интегратора, одновременно улучша  соотношение сигнал/шум , не уменьша  значени  опорного напр жени .

Claims (1)

1. Формула изобретени  Аналого-цифровой преобразователь, содержащий компаратор, первый вход которого  вл етс  входной шиной, а выход соединен с информационным входом регистра последовательных приближений, вход запуска которого соединен с инверсным выходом триггера запуска, С-вход которого  вл етс  шиной запуска, а R-вход через элемент задержки соединен с выходом переноса регистра последовательных приближений, который подключен к входу формировател , вход которого  вл етс  выходной шиной конца преобразовани , а выходы регистра последовательных приближений  вл ютс  выходной шиной и соединены с информационными входами первого счетчика импульсов, тактовый вход которого объединен с тактовым входом второго счетчика импульсов и подключен к выходу генератора импульсов, а выходы (п - т) старших разр дов импульсов, и выходы первого счетчика импульсов соединены с соответствующими старшими разр дами

   цифроаналогового преобразовател , младшие разр ды которого  вл ютс  шинами логического нул , вход опорного напр жени  соединен с выходом источника опорного напр жени , а выход подключен к входу интегратора и к информационному входу ключа, выход которого объединен с выходом интегратора и соединен с вторым входом компаратора , управл ющий вход ключа обьединен с тактовым входо м регистра последовательных приближений, а информационные входы второго счетчика импульсов  вл ютс  шинами логического нул , отличающийс  тем, что, с целью повышени  быстродействи  и точности за счет исключени  потери информации при обнулении интегратора , в него введен элемент И, первый вход которого соединен с выходом (т + 1)-го разр да второго счетчика импульсов и объединен с управл ющим входом ключа и входом записи первого счетчика импульсов, выход переноса которого соединен со входом переноса, а выход 1-го разр да и вход записи второго счетчика импульсов соеди- нены соответственно с вторым входом и выходом элемента И.

   I tow Г

   Гг. Запуска

   3;

   TV/

   -Tjafa 0

   пппппппппппппп

   (trn-П-и ЙУхад 1® счетчица, г

   1-й Выход 2-го счетчика

   п п

   ПППППППГ

   СИ-Выход регистра. /7/7

   (ОстатокdpoSu - -f-J-fy

   Zm

   js

   X

   fy 2

   U

   и,

   инт

   1718

   пппппппппп

   п п

   п

   -f

   Zm

   /

   Фиг.г

   / 2 345678 910tffff3f№fff 34 5676 9 fff#fff3#15t6 ППППППППЛПППППППППППППППППППППППП

   f Z 3456789f0fm&#fWf7f234$678910tfff13f№/6

   ППППППППППППППППППППППППППППППППППГ

   Tfffa.

   TaS/f.

   fie/аз