SU441658A1 - Цифро-аналоговое вычислительное устройство - Google Patents

Description

Изобретение отнооитол к вычислительной технике и моает использоватьс  при построении цифро-аналоговых вычислительных управл ющих машин,

Известно щафро-аналоговое вычислительное устройство по авт, св. 386409.

Недостаток известного устройства заключаетс  в том, что при вычислении взаимообратных функций в блоке пассивной пам ти нужно хранить таблицы как дл  пр мых фушсций , так и дл  обратных Хг/ЧШ

Цель изобретени  - распшрение функциональных возможностей устройства .

Эта цель достигаетс  тем, что в устройство введены схема сравнени  аналоговых сигналов и распределитель , через который выход знакового разр да сумматора подключен к входу счетчика-регистра грубых Iзначений аргумента, выход последнего и выход счетчика-регистра приращений по.дключены к ВХО.ДУ сумматора , а о.дин вход схемы сравнени  аналоговых сигналов через элемент 5 нелинейной аппроксимации по.дключен к выхо.ду одного цифро-аналогового преобразовател , второй вход - к выходу второго цифро-аналогового преобразовател , а ее выход - к 0 входу вентил , другой вход которого соединен с выходом генератора сигналов , а выход вентил  подключен к входу счетчика-регистра приращений. На чертеже представлена блок5 схема предлагаемого устройства. Устройство содержит блок I управлени , блок 2 пассивной пам ти , счетчик-регистр 3 грубых значений аргумента, счетчик-регистр 4 0 приращений, схему 5 совпадении, аналого-цифровой преобразователь 6 блок 7 оперативной пам ти, сумматор 8, цифро-анапоговые преобразователи 9, коммутатор 10 входных 5 Lcигнaлoв, элемент И нелинейной

аппроксимации, раопредёзштелъ 12, схему 13 сравнени  аыалоговЕзх сигна ов и вентиль 14,

Блок I управлени  вырабатЕиает пос едовательность сигналов, управл ющих работой всех остальных блоков и узлов устройства о Аналоговые входные сигналы, поступающие через коммутатор Ю входных сигналов на вход аналого-цифрового преобразовател  6, преобразуютс  в . нем в цифровую форму и затем Подаютс  на сумматор 8, Затем ооуществл етс  обработка поступивших входных сигналов в соответствии с заданным алгоритмом, и рассчитанные величины управл ющих воздействий поступают на входы цифро-аналоговых преобразователей 9,

Операции сложени , вычитани  и др. осуществл ютс  в сумматоре 8. Сложные операции умножени , делени , возведени  в дробную степень и .др. могут выполн тьс  посредством функциональных преобразований . При вычислении значений пр мой i/ yfx;и обратной

функций используетс  таблица грубо-квантованных по аргументу значений одной из этих функций, например пр мой /W.

Вычисление функций ) осуществл етс  путем цифро-аналогового моделировани  в соответствии с формулой: ,

()J

где ((Я(); л/ функци , пропорциональна  приращению аргумента Т бХ ) и приращению функций ( .А/ ) на щаге квантовани  аргумента ( /1Х )с,

При этом код аргумента (X Xi-f6x ) представленный грубым значением Х(; и приращением бх (соответственно старшие а- mразр ды и мла.дшие /п разр ди аргумента), подаетс  на выходы счетчиков-регистров соответственно . Код счетчика-регистра 3 пред ставд ет собой а.дрес . чейки блока 2, где хранитс  значение :f (Щ), которое считываетс  и подаетс  на сумматор 8. Затем код счетчика-регистра 3 увеличиваетс  на е.диницу младшего разр да, и из блоков пассивной пам ти на сумматор 8 поступает значение //Xi. ) В сумматоре 8 определ етс  разность этих величин, т.е. определ етс  значение (tj-//XJi

Kufopoe подаетс  на вход цифро™ ппалогового преобразовател  9, ко .-

торый в исходном состо нии очищен. При этом начинаетс  аналоговое моделирование Vff ) Л/ ) (напр жени нелинейного элемента II аппроксимации , например конденсатора, пропорционально (i}Af). . --;. Одновременно производитс  ВЕлчитенле по е.динице из содержимого счетчйк а: егистра 4,в . а

исходам состо нии нахо.дитс  ху , т.е, преобразование 6 во временной интервал,

В шмент очистки счетчика-регистра 4 приращений, которЕй фиксируетс  схемой 5 совпадени , аналого-цифровой преобразователь 6 измер ет значение напр жени  элемента II, Значение ( с выход-а преобразовател  6 подаетс  на вход сумматора 8, где вычисл етс  значение //хЛ ,

Значени  функций X y/f/ys -XL-/- вычисл етс  с использованием грубо-квантованных по аргументу таблиц функций У-/() , При этом Xi. определ етс  в результате процесса последовательного приближени  типа чтение-сравнение (чтение значени  пр мой функции и

сравнение его со значением аргумента у обратнойфункции). Величина $у. определ етс  в результате аналогового моделировани  уравнени 

{t;Af)ff

И преобразовани  в цифровой код Временного интервала t ,

Устройство работает сле.дукнцим образом

И блока 7 аргумент J передаетс  на о.дин из приемных регистров сумматора 8 (на рисунке не показан ). Затем из распределител  12 в предварительно очищенный счетчик-регистр 3 заноситс  единица

старшего разр да, и соответственно ей из блока 2 выбираетс  значение пр мой функции, которое вычитаетс  в сумматоре 8 из- аргумента обратной функции (ссдержимого приемного

регистра сумматора).

Если эта разность положительна , то из распределител  12 в счетчик-регистр 3 заноситс  единица сле.дующего разр .да. При этом триггер старшего разр да счетчика-регистра В остаетс  в е.диничноы состо нии . Если же знак разности отрицателен , то из распределител  12 в счетчик-регистр 3 заноситс  единица следующего разр да, а триггер старшего разр да сбрасываетс  в нулевое состо ние.

По замкнутому контуру распрецелитель 12 - счетчик-регистр 3 блок 2 - сумматор 8 осуществл етс  подбор в счетчик-регистр 3 старшей части значени  обратной функции

Разность - , ,

s t/-//xc;

передаетс  на цифро-аналсгоВЕлй преобразователь 9 /j.-f , Затем в сумматоре 8 опрецед етс  разность

/ у/хгн;-//хг;

и передаетс  на цифро-аналоговьШ преобразователь 9 л. . При этом начинаетс  аналоговое моделирование величины f(i,i) (напр жение нелинейного элемента II, например конденсатора. пропорционально

f(M/;.

О новременно от генератора сигналов (на рисунке не показан) через венти71Ь 14 на счетный вход предварительно очищенного счетчика-регистра 4 приращений поступают сигналы единица. Вентиль 14 открыт управл ющим сигналом с выхода схемы 13 сравнени  все врем  пока аналоговый загнал, поступающий на ее вход (i;Af ), меньше аналогового сигнала, поступавэшезО на ее вход 16 ( 5/ ), При смене знака неравенства аналогов ими сигналами на входах 15 и 16 схемы сравнение на противопо7южний на ее выходе вьграбатываетс  управ  ьзщий сигнал, запирающий вентиль 14. При этом в счетчикеретистре 4 содержитс  ох . Содержимое счетчиков-регистров 3 и 4 в совокупности составл ет значение обратной ФУНКЦИИ . ре- зультат из счетчиков-регистров 3 и 4 передаетс  в сумматор 8.

Распределитель 12 и схема 13 срадвени  анатюговых сигналов могут быть совмещены с аналогичными уэлйшг аналого-цифрового преобразовател  6. . .ПРЕДМЕТ ИЗОБРЕТЕНИЯ

Цифро-аналоговое вычислительное устройство по авт.св.386409, отличающеес  тем, что, с целью расширени  функциональных возшжностей, в устройство введены схема сравнени  аналоговых сигналов и распределитель, через который выход знакового разр да cyMiviaтора по.дключен к вхо.ду счетчикарегистра грубых значений аргумента , выход после.днего и выход счетЧика-регистра приращений по.шслючены к вхо.ду сумматора, а о.дин вход схемы сравнени  аналоговых сетналов через элемент нелинейной аппроксимации по.дключен к выходу одного цифро-аналогового преобразовател , второй вход - к выходу второго цифро-аналогового преобразовател , а ее выход - к входу вентил , другой вход которого сое.дине С: выходом генератора сигналов, а виход вентил  по.цключен к вхо у счетчика-регистра приращений.

онологоВьге Выгодные

X

9

LJ