SU503234A1

SU503234A1 - Преобразователь двоичных чисел в двоично-дес тичные

Info

Publication number: SU503234A1
Application number: SU2027375A
Authority: SU
Inventors: Станислав Константинович Цыпленков; Василий Иванович Заболотский
Original assignee: Предприятие П/Я Г-4172
Priority date: 1974-05-27
Filing date: 1974-05-27
Publication date: 1976-02-15

Description

1

Изобретение относитс к области автомати-, ки и вычислительной техники и предназначено дл преобразовани кодов.

Известен преобразователь двоичных чисел в двоично-дес тичные, содержащий дешифратор, выходы которого через элементы «ИЛИ соединены с входами двоично-дес тичного сумматора , декадный счетчнк пареполненный и блок управлени .

Известный преобразователь П(реобразовывает числа только с одним, заранее заданным масштабным коэффициентом.

С целью расширени области применени предлагаемый преобразователь содержит коммутатор и блок поразр дного умножени , выход которого соединен с входом дешифратора , выход коммутатора соединен с входом блока поразр дного умножени , выходы блока уп;равлени соединены с входами коммутатора и бло-ка поразр дного умножени .

На чертеже показан предлагаемый преобразователь .

Предлагаемый преобразователь содержит блок 1 управлени , коммутатор 2, блок 3 поразр дного умножени , дешифратор 4, элементы «ИЛИ 5, двоично-дес тичный сумматор 6, декадный счетчик 7 переполнений, вход 8 двоичного числа, вход 9 множител , выход 10 двоично-дес тичного кода.

Устройство работает следующим образом.

Двоично-дес тичный код множител , вл ющийс масштабным коэффициентом, поступает через ВХОД 9 на коммутатор 2, который последовательно коммутирует двоичные разр ды двоично-дес тичных декад множител на блок 3 поразр дного УМножени ; те разр ды декад множител , которые имеют одинаковый вес («1, «2, «4, «8), объедин ютс в коммутаторе 2 по схеме дизъюнкции.

В блоке 3 поразр дного умножени производитс умножение каждого разр да преобразуемого двоичного числа, поступающего через вход 8 на соответствующие разр ды декад множител .

Полученные произведени в виде последовательного двоичного кода поступают -в дешифратор 4 двоично-дес тичных составл ющих (п. + 3) разр дов двоичного числа, где п - разр дность преобразуемого двоичного кода.

Дешифратор 4 содержит количество групп схем совпадений, равное числу («- + 3) разр дов двоичного числа.

Число схем совпадений в каждой группе определ етс количеством двоично-дес тичных составл ющих соответствующих разр дов двоичного числа.

Дешифратор 4 раскладывает на двоично-дес тичные составл ющие любой разр д преобразуемого двоичного числа, умноженного на

множители «1, «2, «4 и «8 с основанием «10 в любой степени.

Вко1ючение соответствующей группы схем совпадени двоично-дес тичного разложени производитс в зависимости от пор дкового номера разр да .преобразуемого кода и веса множител , что обеспечиваетс тактирующими импульсами с блока 1 управлени , образующими в блоке 3 лоразр дного умножени последовательный код, который одновременно тактируетс в дешифраторе 4.

Выходы схем совпадени дешифратора 4 объединены в четырех элементах «ИЛИ 5 следующим образом: выходы схем совпадени составл ющих, содержащих «единицы дес тков в любой степени, объединены в первом элементе выходы схем совпадени составл ющих, содержащих «двойки дес тков в любой степени, - во втором элементе выходы схем совпадени составл ющих , содержащих «четверки дес тков в любой степени,-в третьем элементе выходы схем совпадени составл ющих, содержащих «восьмерки дес тков в любой степени , - в четвертом элементе «ИЛИ

Выходы дешифратора 4 через элементы «ИЛИ 5 подключены к входам двоично-дес тичного сумматора 6 по командам блока 1 управлени таким образом, что по первой команде производитс суммирование декады

единиц двоично-дес тичных составл ющих преобразуемого кода, по второй команде- суммирование декады дес тков, по третьей команде - суммирование декады сотен, по четвертой команде-суммирование декады

тыс ч и т. д., что достигаетс стробированием указанными командами соответствующих схем совпадени дещифратора 4.

Алгоритм работы преобразовател двоичного кода в двоично-дес тичный код дл п ти разр дов преобразуемого числа и двух декад множител описываетс в таблице.

Таблица

Двоично-дес тична декада «единиц цреобразуютс суммированием произведений весов разр дов декады «единиц преобразуемого числа, каждый двоичный разр д которого представлен в двоично-дес тичном коде, на разр дные веса двоично-дес тичной декады «единиц множител , а двоично-дес тична декада «дес тков - суммированием произведений весов разр дов декады «дес тков преобразуемого числа на разр дные веса двоично-дес тичной декады «единиц множител и произведений, весов разр дов декады «единиц преобразуемого числа на разр дные веса декады «дес тков множител .

Claims

Из таблицы видно, что суммирование произведений веса каждого разр да декады множител на вес соответствующего разр да декады преобразу&мого числа производитс в течение одного цикла работы устройства. Кажда команда выполн етс в течение четырех или восьми циклов. Полный цикл преобразовани производитс в течение четырех команд - по числу декад преобразованного числа, имеющего максимальный .множитель, равный «99. Формула изобретени Преобразователь двоичных чисел в двоично-дес тичйые , содержащий дешифратор, выходы KOTOiporo через элементы «ИЛИ соединены со входами двоично-дес тичного сумматора , выход последнего соединен с входом декадного счетчика переполнений, а выход этого счетчика соединен с входом двоично-дес f f

1 t у

/ч тичного сумматора, блок управлени , выходы которого соединены с входами дешифрато ра, двоично-дес тичного сумматора и декадного счетчика переполнений, отличающийс тем, что, с целью расширени области применени , устройство содержит коммутатор и блок поразр дного умножени , выход которого соединен с входом дешифратора, выход коммутатора соединен с входом блока поразр дного умножени , выходы блока управлени соединены с входами коммутатора и блока поразр дного умножени .