SU596952A1 - Устройство дл решени систем дифференциальных уравнений - Google Patents

Description

блока умножени , второй вход соецине  с выходом преобразовател  коаа, третий вход с выходом элемента запоминани  переноса, вход которого соедннен с выходом одноразр дного сумматора, выход которого со&динен с входом элемента запоминани  сумм выход Которого  вл етс  выходом блока умножени . На (Цшг. 1 приведена структурна  электрическа  схема устройства; на фиг. 2 - структурна  электрическа  схема блока умножени . Устройство дл  решени  систем диффере циальных уравнений содержит П интеграторов 1 и (п 4- 1 )   блоков умножени  2, Выходы каждого из п интеграторов 1 соединены с первыми входами п блоков умножени  2 в каждой из п- строк матрицы соответственно, (л +1) блоков умножени  2 в каждом столбце матрицы соединены последовательно , а выход {п+1)-го в столбце блока умножени  2 соединен с вторым входом первого в столбце блока умножени  2 и с входом соответствующего интегратора Входы 3 устройства соединены с первыми Входами блоков умножени  2(.1х+1)-и стро- ки. Блок умножени  2 содержит одноразр дный сумматор 4 (см, фиг, 2), элементы запоминани  переноса 5 и суммы 6, преобразователь 7 кодов и регистр 8. Блок умножени  2 имеет входы 9 и 10 и выход Первые входы 10 блоков умножени  2 в Kaytfuou строке соединены между собой и подключены к выходам соответствующих интеграторов 1, Выходы 11 .каждого предыдущего в столбце блока умножени  2 соединены с вторыми входами 9 каждого последукщего в столбце блока умножени  2 Выход 11 (Т1+1)-гоВ столбце блока умножени  2 соединен с вторым входом 9 первого в столбце блока умножени  2 и входом соответствукнпего интегратора 1. Устройство работает следующим образом . В регистрах 8 п блоков умножени  2 устанавливаютс  значени  коэффициентов Q-tj , а в регистры 8 блоков умножений 2 (tx -f 1)-й строки занос тс  коды величины Ы , На первые входы 10 блоков умножени  2 (Т1+1)-й строки подаютс  приращени функции df ( , а на первые вхрды 1О блоков умножени  2 с первой по L -ю строку поступают приращени  с1)(, с вьы ходов интеграторов 1, В первом такте осуществл етс  выдач первого младшего разр да коэффициентов Л и остатков Ь.: на предыдущей итерации на одноразр дные суммг4торы 4 5 2 лока умножени  2 первой строки, в которых вычисл ютс  величины ( Sj -«-Ач а ). На К -м такте выдаетс  .К -и разр д коэффициентов CLy и остатков S, на одноразр дные сумматоры 4 блока умножени  2 первой строки, т„е. ()-й разр д коэффициентов .U на одноразр д-, ные сумматоры 4 блока умножени  2 щ-й строки ;« 1, 2 .,, К; ч После (п+1)-го такта на выходы блоков умножени  2 ( й +1)-й строки выдаетс  младший разр д величины i а ц В результате работы устройства на пос едукицих р тактах { р - разр дность) вычисл ютс  все -р разр дов правой части системы уравнений и запоминаютс  на элементах запоминани  суммы 6. Затем с выходов блоков умножени  2 (Т) +1)-й строки разр ды переполнени  поступают на входы соответствукших интеграто(Л)В 1, в которых осуществл етс  операци  интегрировани  и вырабатьгоаютс  новые значени  п§репол- нени  d%j . Предыдущие итерации осуществл ютс  аналогично вышеизложенному, причемзначени  правых частей, вьгчисленные на предыдущей итерации и зафиксированные на элементах запоминани  -суммы 6, используютс  на последу1с«цей итеграции, поступа  младшими разр дами вперед на входы блоков умножени  2 первой строки, В зависимости от соотношений разр дности р и пор дка п решаемой системы уравнений (1) столбцы блоков умножени  2 могут разбиватьс  на Й({. параллельных идентичных цепей последовательно соединенных блоков умножени  2 по р блоков в каждой цепи. Такое разбиение позвол ет повысить быстродействие устройства, Технико-экономический эффект насто ще. го предложени  состоит в том; что данное устройство имеет меньший объем .оборудова- ни  по сравнению с известными устройствамИр так как из известного устройства исключены п сложных многовходовьвс сумматоров , а -р -разр дные регистры (n +1)-тг блоков умножени  2 замены одноразр дными элементами запоминани  суммы 6, Кроме того, данное изобретение позвол ет повысить точность решени  задачи , поскольку вычисление правой части в предлагаемом устройстве осуществл етс  с погрешностью младшего разр да ( ), . а в известных устройствах с погрешностью T;V «2 , Это достигнуто путем исключени  П остатков в регистрах блоков умножени  2 и заменой их одним суммарным р -разр дным остатком.

5

,р е т е н и и

Формулаи

3 о

Claims (2)

1. Устройство дл  решени  систем диференциальных уравнений, содержащее ий-, теграторы, матрицу блоков умножени ,2

причем, выход каждого интегратора соединен с первыми входами блоков умножени  соответствующей строки матрицы, первые Ьходы блоков умножени  последней строки матрицы соединены с входами устройства, .отличающеес  тем, что, с целью упрощени  и повьппени  точности, блоки умножени  каткдого столбца соединены последовательно, выход каткдого из блоков умножени  последней строки соединен с дом соответствующего интегратора и вторыми входами соответствующих блоков умножени  первой строки матрицы.

2. Устройство по п. 1, отличаю - щ е -е с   тем, что блок умножени  со- 20

держит регистр, преобразователь кода, первый вход которого соединен с выходом регистра , второй вход  вл етс  первым входом блока умножени , одноразр дньтй сумматор , первый вход которого соединен с вторым входом блока умножени ; второй вход Соединен с выходом преобразовател  Кода, третий , вход с выходом элемента запоминани  переноса, вход которого соединен с выходом одноразр дного сумматора, выход которого соединен с входом элемента запоминани  суммы, вьпсод которого  вл етс  ВЫХС11ДОМ блока умножени .

Источники информации, прин тые во внн- мание при экспертизе:

1.Майоров Ф, М. Электронные цифровые интегрируклцие машины, М., Машгиз, 1962.

2.Воронов А. А. и др. Цифровые ана- . логи дл  систем автоматического уиравле- ни , М,. АН СССР, I960.