SU552612A1 - Устройство дл решени дифференциальных уравнений - Google Patents
Устройство дл решени дифференциальных уравненийInfo
- Publication number
- SU552612A1 SU552612A1 SU2303224A SU2303224A SU552612A1 SU 552612 A1 SU552612 A1 SU 552612A1 SU 2303224 A SU2303224 A SU 2303224A SU 2303224 A SU2303224 A SU 2303224A SU 552612 A1 SU552612 A1 SU 552612A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- input
- adder
- block
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовано при построении цифровых интегрирующих машин и однородных структур.
Известно устройство дл решени дифференциальных уравнений высоких пор дков 1, содержаш,ее интеграторы, соединенные последовательно, блоки умножени , входы которых подключены к выходам соответствующих интеграторов, а выходы - к входам первого интегратора.
Недостатком этого устройства вл етс большой объем аппаратурных затрат дл решени дифференциальных уравнений высоких пор дков.
Известно также наиболее близкое к изобретению устройство дл решени дифференциальных уравнений, содержащее интеграторы, соединенные последовательно, блоки умножени и сумматор 2.
Известное устройство также имеет большой объем аппаратурных затрат.
Цель изобретени - упрощение устройства.
Это достигаетс тем, что в устройство введены регистр и узел выделени приращени . Выход сумматора соединен с первым входом узла выделени приращени , первый выход этого узла через регистр - с первым входом сумматора, остальные входы которого св заны с выходами блоков умножени . Первый и
второй ВХОДЫ каждого блока умножени подключены к выходам соответствующего последующего интеграторов, а третий к четвертый ВХОДЫ ЯВЛЯЮТСЯ входами соответствующих групп ВХОДОВ устройства. Второй вход узла выделени приращени соединен с входом устройства, а второй выход - с входом первого интегратора, выход последнего интегратора - с ВЫХОДОМ устройства. Блок умнол ени содержит два регистра, два узла преобразовани КОДОВ и сумматор, выход которого соединен с выходом блока, а входы сумматора через узлы преобразовани кодов - с выходами регистров, ВХОДЫ которых св заны с первым и вторым входами блока, входы узлов преобразовани кодов - с третьим и четвертым входами блока.
Блок-схема устройства представлена на фиг. 1; функциональна схема блока умножени - на фиг. 2.
Устройство содержит интеграторы 1, блоки 2 умножени , сумматор 3, узел 4 выделени приращени , регистр 5. Каждый блок умножени включает в себ регистры 6, 7, узлы 8 и 9 преобразовани кодов, сумматор 10.
Работает устройство следующим образом.
В регистры 6, 7 первых i блоков 2 занос тс коды коэффициентов, в регистры 6, 7 (i+l)-ro блока 2 - коды других коэффициентов .
На (1+1)-й блок 2 подаетс приращение функции, а на другие блоки 2 поступают приращепи переменпой и ее производных.
В первом такте осуществл етс выдача младщего разр да коэффициентов с регистров 6, 7 на сумматоры 10, в которых вычисл ютс произведени приращений переменной и функции на соответствующие коэффициенты, на первый вход сумматора 3, на который в этом же такте выдаетс младший разр д предыдущей итерации из регистра 5, в освободившийс разр д которого заноситс с выхода сумматора 3 через блок 4 младший разр д значени правой части уравнени .
В результате работы устройства на последующих тактах вычисл ютс остальные разр ды правой части уравнени и запоминаютс в регистре 5. Затем на блок 4 подаетс управл ющий сигнал, по которому на выход блока 4 выдаютс разр ды переполнени , которые поступают на первый интегратор 1. В интеграторах 1, соединенных последовательно друг с другом, осуществл етс операци интегрировани и вырабатываютс новые значени переполнени .
Последующие итерации осуществл ютс аналогично изложенному, причем значение правой части уравнени , вычисленное на предыдущей итерации и зафиксированное в регистре 5, используетс в последующей итерации , поступа последовательным кодом младщими разр дами вперед на сумматор 3.
Устройство имеет меньшее количество оборудовани по сравнению с прототипом, так как из устройства исключены часть блоков 2 умножени , количество входов сумматора 3 уменьшено в два раза, а дополнительно введенные узел 4 выделени приращени и регистр 5 требуют меньших затрат аппаратурных средств, чем один блок 2 умножени .
Claims (2)
- Формула изобретениУстройство дл решени дифференциальных уравнений, содержащее интеграторы, соединенные последовательно, блоки умнол ени и сумматор, отличающеес тем, что, с целью упрощени устройства, оно содержит регистр и узел выделени приращени , причем выход сумматора соединен с первым входом узла выделени приращени , первый выход которого через регистр соединен с первым входом сумматора, остальные входы которого соединены с выходами блоков умножени , первый и второй входы каждого из которых соединены с выходами соответствующего и последующего интеграторов, третий и четвертый входы каждого блока умножени вл ютс входами соответствующих групп входов устройства, второй вход узла выделени приращени соединен с входом устройства, а второй выход - с входом первого интегратора, выход последнего интегратора соединен с выходом устройства.
- 2. Устройство по п. 1, отличающеес тем, что блок умножени содержит два регистра , два узла преобразовани кодов и сумматор , выход которого соединен с выходом блока, а входы сумматора через узлы преобразовани кодов соединены с выходами регистров , входы которых соединены с первым и вторым входами блока, входы узлов преобразовани кодов соединены с третьим и четвертыми входами блока.Источники информации, прин тые во внимание при экспертизе1.Баранов В. Л. и др. О расщирении алгоритмической возможности ЦДЛ последовательного действи . Цифровые модели и интегрирующие структуры. Труды межвузовской научной конференции по теории и принципам построени цифровых моделей и цифровых интегрирующих машин. Таганрог, 1970.2.Воронов А. А. и др. Цифровые аналоги дл систем автоматического управлени , М., изд. АН УССР, 1960.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2303224A SU552612A1 (ru) | 1975-12-24 | 1975-12-24 | Устройство дл решени дифференциальных уравнений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2303224A SU552612A1 (ru) | 1975-12-24 | 1975-12-24 | Устройство дл решени дифференциальных уравнений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU552612A1 true SU552612A1 (ru) | 1977-03-30 |
Family
ID=20641915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2303224A SU552612A1 (ru) | 1975-12-24 | 1975-12-24 | Устройство дл решени дифференциальных уравнений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU552612A1 (ru) |
-
1975
- 1975-12-24 SU SU2303224A patent/SU552612A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4115867A (en) | Special-purpose digital computer for computing statistical characteristics of random processes | |
SU552612A1 (ru) | Устройство дл решени дифференциальных уравнений | |
SU596952A1 (ru) | Устройство дл решени систем дифференциальных уравнений | |
KR960009713A (ko) | 승산기에서의 부스 레코딩회로 | |
RU2737236C1 (ru) | Многоканальный систолический процессор для вычисления полиномиальных функций | |
SU1756887A1 (ru) | Устройство дл делени чисел в модул рной системе счислени | |
SU1132295A2 (ru) | Вычислительный узел цифровой сетки | |
SU962942A1 (ru) | Устройство дл умножени в системе остаточных классов | |
SU781810A1 (ru) | Делительное устройство | |
SU608165A1 (ru) | Вычислительный узел цифровой моделисетки дл решени дифференциальных уравнений в частных производных | |
SU798862A1 (ru) | Устройство дл решени системлиНЕйНыХ уРАВНЕНий | |
SU800997A1 (ru) | Вычислительный узел цифровойСЕТКи | |
SU1027732A1 (ru) | Цифровой функциональный преобразователь | |
SU608157A1 (ru) | Устройство дл умножени | |
SU949653A1 (ru) | Устройство дл делени | |
SU579612A1 (ru) | Устройство дл вычислени функции вида ух | |
SU962926A1 (ru) | Устройство дл логарифмировани | |
SU1156069A1 (ru) | Устройство масштабировани цифрового дифференциального анализатора | |
SU385283A1 (ru) | Аналого-цифровой коррелятор | |
SU521570A1 (ru) | Устройство дл определени функции | |
SU972503A1 (ru) | Конвейерное устройство дл вычислени цепных дробей | |
SU888132A1 (ru) | Конвейерное устройство дл вычислени элементарных функций | |
SU798860A1 (ru) | Устройство дл решени системлиНЕйНыХ АлгЕбРАичЕСКиХ и диф-фЕРЕНциАльНыХ уРАВНЕНий | |
SU769572A1 (ru) | Вычислительное устройство дл решени линейных дифференциальных уравнений | |
SU696451A1 (ru) | Число-импульсное множительное устройство |