SU798860A1 - Устройство дл решени системлиНЕйНыХ АлгЕбРАичЕСКиХ и диф-фЕРЕНциАльНыХ уРАВНЕНий - Google Patents

Description

Изобретение относитс  к области вычислительной техники и предназначено дл  построени  специализированных вычислительных устройств, решаютих системы линейных алгебраических и дифференциальных уравнений. Известно устройство дл  решени  систем линейных алгебраических уравнений , содержащее .сдвиговые регистры одноразр дные сумматоры-вычитатели, объединенные в п столбцов по п после довательно соединенных сумматоров-вы читателей в каждом,причем выходы соответствующих сдвиговых регистров соединены с входами одноразр дных сумматоров-вычитателей, а управл ющи входы соединены с управл ющей шиной. Управл кицие входы одноразр дных сумматоров-вычитателей соединены с входами соответствующих реверсивных счетчиков. Сумма приращений неизвест ных, умноженных на соответствующие коэффициенты, накапливаетс  в реверсивных счетчиках, начальное значение которых устанавливаетс  равным нулю l. Недостатком этого устройства  лв етс  то, что устройство работает с приращени ми неизвестного, в этом случае число итераций, необходимое дл  определени  точного решени  системы линейных алгебраических уравнений , может быть велико, что увеличивает врем  решени  поставленной задачи. Наиболее близким техническим решением к предлагаемому  вл етс  устройство дл  решени  систем линейных алгебраических уравнений, содержащее одноразр дные сумматоры-вычитатели и сдвиговые регистры, управл ющие входы которых соединены с управл ющей шиной, а выходы с первыми входами соответствующих одноразр дных сумматоров-вычитателей , которые объединены в п столбцов по (п+1) последовательно соединенных одноразр дных сумматоров-вычитателей в каждом, управл ющие зходы одноразр дных сумматоров-вычитателей каждой строки соединены с входами соответствующих реверсивных счетчиков 2. Недостатком этого устройства  вл етс  то, что устройстро не дае.:т возможности решать системы линейных дифференциальных уравнений) накладываютс  ограничени  на вид линейных алгебраических уравнений (знак компоненты вектора решени  должен совпадать со знаком соответствующей компоненты вектора свободных членов).

Целью изобретени   вл етс  расширение класса решаемых задач.

Поставленна  цель достигаетс  тем, что в устройство, содержащее суммато эы-вычитатели и сдвиговые регистры, управл ющие входы которых соединены с управл ющим входом устройства, а выходы - подключены к первым входам соответствуквдих сумматоров-вычитателей , объединенных в п столбцов по (п+1) последовательно соединенных сумматоров-вычитателей в каждом, в каждый столбец введены регистр частичных сумм, регистр результата, блок фиксации окончани  решени , блок сравнени , (п+2)-й и (п+3)-й суммаTopui-вычитатели , элемент 2И-ИЛИ,причем выход (п+1)-го сумматора-вычитател  каждого столбцу соединен с первым входом соответствующего элемента 2И-ИЛИ, выход которого соединен с первым входом (п+2)-го сумматора-вычитател  своего столбца, выход которого соединен с входом соответствующего регистра результата, выход младшего разр да которого соединен со вторым входом соответствующего (п+2)го сумматора-вычитател , с входом блока сравнени  и с первым входом (п+3)-гр сумматора-вычитател  своего столбца, второй вход которого соединен с выходом (п+2)-го сумматоравычитател , а выход - с входом соответствующего блока фиксации окончани  решени , выход младшего разр да регистра частичных сумм соединен со вторЕлм входом первого сумматора-вычитател  соответствующего столбца, второй вход элемента 2И-ИЛИ подключен к выходу п-го сумматора-вычитател  соответствующего столбца,третий вход элемента 2И-ИЛИ, -управл ющие .входы (п+2 ) -го и (п+3) -го сумматоров-вычитателей , регистра результата, регистра частичных сумм, блока фиксации окончани  решени  и его выход соединены с управл ющим входом устройства, управл ющие сумматоров-вычитателей первых И строк соединены с выходами соответствующих блоков сравнени .

На чертеже изображена блок-схема устройства. Устройство состоит из сдвиговых регистров 1, сумматороввычитателей 2, элементов 2И-ИЛИ 3, регистров 4 частичных сумм, регистров 5 результата, блоков б сравнени , блоков 7 фиксации окончани  решени .

БЛОК 4 сравнени  предназначен дл  управлени режимом работы соответствующей строки одноразр дных сумматоров-вычитателей 2 во врем  вьтолнени  умножени  на текущую р-ю цифру регистра результата.

Блок 7 фиксации окончани  решени  предназначен дл  анализа модул  разности между значени ми переменных на р-ой и (р-1)-ой :итерацииг и выработки сигнала на окончание решени 

системы линейных адгебраических уравнений .

Работа устройства при решении систем линейных -дифференциальных уравнений следующа . Коды коэффициентов.

Claims (2)

1. ,j при соответствующих переменных системы линейных дифференциальных уравнений занос тс  в сдвиговые регистры 1. В (п +1) -ые сдвиговые регистры 1 занос тс  соответствующие коды свободных членой Ь:- Регистры 4 частичных сумм обнул ютс , в регистры 5 результата занос тс  соответствующие коды начальных условий переменных . В блоке б в результате анализа младшей цифры регистра 5 результата вырабатываетс  и запоминаетс  управл ющее воздействие, определ ющее режим работы одноразр дных сумматоров-вычитателей 2, которое поступает на управл ющие входы одноразр дных сумматоров-вычитателей 2 соответствующей строки. Код из регистра 4 частичных сумм, начина  с младших разр дов, поступает на второй вход первого одноразр дного сумматора-вычитател  2. Этот код, просуммировавшись с соответствующими коэффициентами, поступившими со сдвиговых регистров 1, через второй элемент И элемента 2И-ИЛИ 3 записываетс  в регистр 4 частичных сумм. Содержимое сдвиговых регистров 1, в процессе суммировани , начина  с младших разр дов, подаетс  на соответствующие одноразр дные сумматоры-вычитатели 2 и перезаписываетс  в сдвиговые регистры 1. После окончани  суммировани  содержимое регистров 5 результата сдвигаетс  на 1 разр д в сторону младших разр дов и перезаписывает младший разр д в знаковый разр д соответствующего регистра 5 результата. При умножении коэффициентов на знаковый разр д регистра 5 результата из (п+1)-го сдвигового регистра 1 к полученному произведению прибавл етс  код свободного члена Ъ и через первый элемент И элемента 2И-ИЛИ 3 подаетс  на первый вход (п+2)-го одноразр дного сумматоравычихател  2, на второй вход которого с задержкой, определ емой величиной шага .итерации . подаетс  код регистра 5 результата, начина  с младших разр дов, а с выхода {п+2)го одноразр дного сумматора-вы:читател  2 записываетс  в соответствующий регистр. 5 результата. После каждой итерацииI регистры частичных сумм 4 -Обнул ютс . При решении систем линейных алгебраических уравнений в последнем умножении код из регистра 5 результата, начина  с младших разр дов , поступает на первый вход (п+3)-гр одноразрадного сумматоравычитател  2, который работает в режиме вычитани , на второй вход которого поступает код нового значе;ни  переменной с выхода (п+2)-го одноразр дного сумматора-вычитател  2 Выход (п+3)-го одноразр дного сум-матора-вычитател  2 соединен с блока 7 фиксации окончани  решени . При определении момента.установившегос  значени  переменных процесс решени  прекращаетс . Устройство отличаетс  повышенными функциональными возможност ми, св занными с тем, что на одном и том же оборудовании можно решать как системы линейных алгебраических, так и дифференциальных уравнений. Кроме того, по сравнению с известным расши р етс  класс алгебраических уравнени решение которых возможно. Устройство позвол ет решать систе мы линейных алгебраических уравнений с положительно определенной матрицей Формула изобретени  Устройство дл  решени  систем линейных алгебраических и дифференциал ных уравнений, содержащее сумматорывычитатели и сдвиговые регистры,, управл ющие входы которых соединены с управл ющим входом устройства, а выходы - подключены к первым входам соответствующих сумматоров-вычитате лей, объединенных в п столбцов по ( п+1) последовательно соединенных сумматоров-вычйтателей в каждом, отличающеес  тем, что, с целью расширени  класса решаемых задач, в каждый столбец введены регистр частичных сумм, регистр результата , блок фиксации окончани  решени , блок сравнени , (п+2)-й и ( п+3)-й сумматоры-вычитатели/ элемент 2И-ИЛИ, причем выход (п+1)-го сумматора-вычитател  каждого столбца соединен с первым входом соответствующего элемента 2И-ИЛИ, выход которого соединен с первым входом (п+2)го сумматора-вычитател  своего столбца , выход которого соединен с входом соответствующего регистра результата , выход младшего разр да которого соединен со вторым входом соответствующего (п+2)-го сумматора-вычитател , с входом блока сравнени  и с первым входом (п+3)-го сумматора-вычитател  своего столбца, второй вход которого соединен с выходом {п+2)-го сумматора-вычитател , а выход - с входом соответствующего блока фиксации окончани  решени , выход младшего разр да-регистра частичных сумм соединё-н со вторым входом первого сумматора-вычитател  соответствующего столбца, второй вход элемента 2И-ИЛИ подключен к выходу п-го сумматора-вычитател  соответствующего столбца, третий вход элемента 2И-ИЛИ управл ющие входы (п+2)-го и (п+3)го сумматоров-вычйтателей, регистра результата, регистра частичных сумм, блока фиксации окончани  решени  и его выход соединены с управл ющим входом устройства, управл ющие входы сумматоров-вычйтателей первых п строк соединены с выходами соответствующих блоков сравнени . Источники информации, прин тые во внимание при экспертизе 1.Майоров Ф.В. Электронные цифровые интегрирующие машины, Машиностроение , М., 1962, с.86, фиг.59.
2. 2.Авторское свидетельство СССР № 543943, кл.С 06 F 15/32, 1977 ( прототип).