SU1069155A1 - Преобразователь кода числа из системы остаточных классов в напр жение - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ КОДА ЧИСЛА . ИЗ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В НАПРЯЖЕНИЕ, содержаний входной регистр , состо щий из п подрегнстров по основани м системы остаточных классов (СОК) , ( rv - количество оснований СОК) , -руппу из п схем сравнени , группу из п счетчиков по модулю PL(й«1,2,...,Л), элемент И, выходной ключ, блок эталонных напр жений , состо щий из первого двоичного счетчика и первого цифроаналогового преобразовател , второй двоичный счетчик, аналоговый сумматор , второй циЛроаналоговый преобразователь , блок управлени , состо щий из первого и второго элементов ИСКЛЮЧАКУт ЕЕ ИЛИ И распределител  импульсов, причем перва  и втора  группы входов 1ОЛ схемысравнени  подключены к группам выходов i-ro подрегистра входного регистра и 1-го счетчика по модулю Р , входы подрегистров входного регистра  вл ютс  входами исходного числа преобразовател , выходы L-ЫХ схем сравнени  (i,l, 2,.. ., ) подключены к соответствующим входам элемента И, выход которого подключен к первому управл ющему входу выходного ключа выход которого  вл етс  выходом преобразовател , а информационный вход подключен к выходу аналогового сумматора , входы которого подключены к выходам соответственно первого и второго цифроаналоговых преобразователей , группа входов второго Ш1фроаналогового преобразовател  подключена к группе выходов второго двоичного счетчика, первый и второй входы первого и второго элементов ИСКЛЮЧАКМЧ .ЕЕ ИЛИ соответственно попарно объединены, второй из них  вл етс  входом тактовой частоты преобразовател , выход второго элемента ИСКШ}ЧАЮ1 Е ИЛИ подключай к входу распределител  импульсов« отличающийс  тем, что, с целью S повышени  быстродействи , преобразо-j ватель содержит сумматор по модулю Pti и дополнительный регистр, группа выходов которого подключена к группе установочных входов счетчика по модуле Prj, группа выходов которого g подключена к первой группе входов cyikwaropa по модулю Р . втора  груп-, па входов которого  вл етс  входом константы Pf преобразовател , а О Эд UD группа выходов подключена к группе ; входов занесени  дополнительного регистра, счетные входы счетчиков по модулю PI и второго двоичного счетчика объединены и подключены к выходу первого элемента ИСКЛЮЧАЮГДЕЕ СП ИЛИ, первый вход которого подключен к выходу элемента И, третий вход второго элемента ИСКЛЮЧАЮГДЕЕ ИЛИ объединен с вторь№1 управл ющим входом выходного ключа и подключен к выходуп -ой схемы сравнени , первый и второй выхотл распределител  импульсов подключены к входам разрешени  занесени  соотвегствонно дополнительного регистра и п-го счетчика по модулю Р. .

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  вычислительных устройств, функционирующих в системе остаточных классов (СОК) с различными оконечными устройствами , требующими аналогового вывода, а также к технике св зи в случае использовани  кодов СОК в цифровой телефонии. Известно устройство, содержащее счетчик, схему.сравнени  кодов, регистр , триггер, йентиль и генератор импулвсов ClJ. Недостатком этого устройства  вл етс  низкое быстродействие всле ствие того, что число тактов, необходимое дл  преобразовани ,равно абсолютной величине преобразуемого числа, а также невозможность непосредственного преобразовани  кода системы остаточных классов в напр жение . Наиболее близким к изобретению техническим решением  вл етс  цифро аналоговый преобразователь, содержащий входной регистр, блок счетчиков по модулю, схемы сравнени , схему сборки сигналов сравнени , блоки преобразовани  линейно измен ющегос  напр жени , генераторы линейно измен ющегос  напр жени , блок набора эталонных напр жений, преобразователь код-напр жение, блок суммировани  напр жений и блок выдачи напр жени , выходы генерато ров линейно измен ющихс  напр жений через блоки преобразовани  линейно измен ющихс  напр жений и блоки счетчиков по модулю подключены к входам схем сравнени , другие входы которых соединены с входным регистром , а выходы через схему сборк подключены к входам генераторов линейно измен ющихс  напр жений, к преобразователю код-напр жение и блоку выдачи напр жени , другой вхо которого через блок суммировани  на пр жений соединен соответственно с выходом преобразовател  код-напр же ние и выходом блока набора эталонных напр жений, причем вход последнего подключен к генератору линейно измен ющегос  напр жени  по наименьшему основанию, а выход счет чика по модулю по наименьшему основанию соединен с другим входом преобразовател  код-напр жение L21. Однако известный преобразовател обладает низким быстродействием, так как его быстродействие равн ет числу тактов, число которых равно величине преобразуемого кода и, таким образом, максимальное быстро действие составит число тактов, равное Р-1, где Р - величина числового диапазона конкретной СОК. Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем, что преобразователь кода числа из системы остаточных классов в напр жение, содержащий входной регистр , состо щий из п подрегистров по основани м системы остаточных классов (СОК) (п - количество оснований СОК) , группу из п. схем сравнени , группу из п счетчиков по модулю Р- ( , 2, . .. ,п) , элемент И, выходной ключ, блок эталонных напр жений, состо щий из первого двоичного счетчика и первого цифроаналогового преобразовател , второй двоичный счетчик, аналоговый сумматор, второй цифроаналоговый преобразователь, блок управлени , состо щий из первого и второго элементов ИСКЛЮЧАЩЕЕ ИЛИ И распределител  импульсов, причем перва  и втора  ,группы входов L -ой схемы сравнени  подключены к группам выходов 1 -го подрегистра входного регистра и L-ro счетчика по модулю Р( , входы подрегис ров входного регистра  вл ютс  входами исходного числа преобразовател , выходы L-ых схем сравнени  .(-, 2 ,... ,и-1) подключены к соответствующим входам элемента И, выход которого подключен к первому управл ющему входу выходного ключа, выход которого  вл етс  выходом преобразовател , а информационный вход подключен к выходу аналогового сумматора, входы которого подключены к выходам соответственно первого и второго цифроаналоговых преобразователей, группа входов второго.цифроаналогового преобразовател  подключена к группе выходов второго двоичного счетчика, первый и второй входы первого и второго элементов ИСКЛЮЧАЮ11БЕ ИЛИ соответственно попарно объединены, второй из них  вл етс  входом тактовой частоты преобразовател , выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к входу распределител  импульсов, содержит сумматор по модулю P и дополнительный регистр, группа выходов которого подключена к группе установочных входов счетчика по модулю Р|л, группа . выходов которого подключена к первой группе входов сумматора по модулю РП, втора  группа входов которого  вл етс  входом константы Р,л преобразовател , а группа выходов подключена к группе входов занесени  дополнительного регистра, .счетные входы счетчиков по модулю Pj и второго двоичного счетчика объединены и подключены к выходу первого элемента ИСКЛЮЧАЮГ№Е ИЛИ, первый вход которого подключен к выходу элемента И, третий вход второго элемента ИСКЛЮ- ЧАЮЩЕЕ ИЛИ объединен с вторым управл ющим входом выходного ключа и подключен к выходу п-ой схемы срав нени , первый и второй выходы распределител  импульсов подключены к входам разрешени  занесени  соот ветственно дополнительного регистр и л-го счетчика по модулю «. На чертеже представлена структу на  схема преобразовател . На схеме обозначено: входной ре гистр 1, состо щий из подрегистров 1.1, 1.2,..., l.h; группа из п схем сравнени  2.1,2.2 ,. ..,2 .п; группа из п счетчиков по модулю Р 3.1,3.2,...,З.П; второй двоичный счетчик 4, элемент И 5, второй циА роаналоговый преобразователь 6, су матор по модулю РГ 7, дополнительный регистр 8, блок 9 эталонных на пр жений, первый двоичный счетчик первый цифроаналоговый преобразова тель 11, аналоговый сумматор 12, выходной ключ 13, блок 14 управлени , первый 15 и второй 16 элементы ИСКЛЮЧАЩЕЕ ИЛИ, распределитель 17 импульсов, вход тактовой частоты преобразовател  18, выход преобразовател  19, вход константы PV преобразовател  20. Преобразователь работает следую щим образом. Число N в системе остаточных классов представл етс  paзp дны tt цифрами d, ,d; . dn которые определ ютс  исход  из услови : . N LK/Pcl oLi , 1 или N ct|-(N)moel L PL величи оснований выбранной СОК. Следует з метить, что дл  однозначного представлени  числа N в СОК основани  выбираютс  простыми. В то же врем  число может быть представлено как ,P..., гг 0,1,2,..., Ч Использу  теорию сравнений, определим разр дные цифры числа W в СОК NSOL CNVod r, (N)nn(7JP , N s сС-з М) Prj - }wiQd 1 , ц о(., ., (:ыЛтос Рп-л , N d (N)ir.ocr Y, Я|0...Рп.,у)ууЫV {(N)mcxf (.. P MVlmorfFVilniodl Р„ Таким образом, процесс преобразовани  кода СОК в напр жение можно представить как процесс обратный (3), т.е. восстановление числа М по совокупности разр дных цифр di.,, oij, . . . ,oi.n и получение насоответствующего чиспр жени , i-d , где Д - величина шага квантовани ; 9 - величина погрешности квантовани . С учетом (2) выражение (4) представл етс  как Ue,b,,2...p,,y.A г , ь) В преобразователе используетс  принцип преобразовани , описываемый выражением (5), а также тот факт, который следует из выражени  (3), что разр дные.цифры, соответствующие основани м Р, ,Р| ,.. .,. дл  чисел N и N одинаковы. В исходном состо нии счетчики по модулю 3.1-3.п, двоичные счетчики 4 и 10, а также дополнительный регистр 8 очищены, во входные регистры 1.1-1. п занесены разр дные цифры преобразуемого числа М. Если хот  бы одна из разр дных цифр числа N, соответствующих основани м / не равна О, т.е. в двоичном представлении равна 000...О, то на выходе элемента И 5 присутствует уровень логического нул , который разрешает прохождение тактовых импульсов, подаваемых по входу 18 на вход блока 14 управлени , на счетные входы счетчиков по модулю 3.1-3.г и двоичного счетчика 4. При совпадении всех раэр дных цифр, которые записаны во входных регистрах 1.1-1., С содержимым счетчиков по модулю 3.1-З.П-1 на выходах всех схем сравнени 2 ,1-2.п-1 по вл ютс  единичные потенциалы , которые вызывают по вление уровн  логической единицы на выходе элемента И 5, который запрещает прохождение тактовых импульсов через элемент 15 и разрешает прохождение тактовых импульсов через элрмент 16 на вход распределител  17 импульсов . Таким образом, содержимое двоичного счетчика 4 станет равньм величине N, котора  преобразуетс  цифроаналоговым преобразователем 6 в величину . . в счетчике по модулю 3.п, соответствующему наибольшему по величине основанию гл выбранной СОК, будет находитьс  результат ( W)rooJ 0 к моменту начала . , поступлени  тактовых импульсов на вход распределител  17 импульсов и блока 14 управлени . При этом величина ( N JrvxxJ РГ суммируетс  по модулю P(-v в сумматоре 7 по модулю с величиной (Р, Рц ,. .. ,РГ(- )modPt4, котора  подаетс  по входу 20 и заранее известна. Первый импульс,поступнвтий с выхода распределител  17

.И1«1ульсов на вход дополнительного регий ра в, записывает результат суммировани  сукматора 7 по модулю,

а импульс, поступивший на вход блока 9 эталонных напр жений, вызывает увеличение содержимого двоичного счетчика 10 на единицу и соответствемно напр жение на выходе цифроаналогового преобразовател  11 стане равным Р; ,..., Р, д . При поступлении следующего тактового . импульса на вход распределител  17 импульсов импульс по вл етс  на его втором выходе и разрешает перезапись содержимого дополнительного ре1гистра 8 в счетчик З.п ho модулю, и результат, запи ::анный в счетчик З.п по модулю, сравниваетс  с содержимым входного регистра l.n. При по1гтуплении следующего тактового импульса на вход распределител  17 импульсов импульс по вл етс  оп ть на его первом выходе и вызывает запись в дополнительный,регистр 8 результата очередной операции суммировани  по модулю Р сумматором 7, а также увеличивает содержимое счетчика 10 на единицу, и напр жение на выходе цифроаналогового преобразовател  11 станет равным 2.Т Pj ,. .. ,Р

В следующем такте содержимое дополнительного регистра 8 оп ть переписываетс  в счетчик З.(л по модулю. Работа устройства будет продолжатьс  до тех пор, пока содержимое счетчика З.п по модулю не совпадет с содержимым входного регистра . При этом уровень логической единицы по вившийс  на выходе схемы сравнени  2.П, запретит прохождение тактовых импульсов через элемент 16.

На выходе аналогового сумматора образуетс  сумма напр жений с выход цйфроаналоговых преобразователей б и 11 и будет равна

Vew4-N A P.l,-.li -4yui.

Уровни логических единиц с выходов элемента И 5 и схемы сравнени  поступают на вход выходного ключа 13 и разрешают вывод результата преобразовани  Ue« по выходу

На этом процесс преобразовани  числа Ц из кода СОК в напр жение заканчиваетс .

Таким образом, введение в состав преобразовател  сумматора по модулю РП f дополнительного регистра и соответствующих св зей позвол ет при различных наборах оснований СОК увеличить скорость преобразовани  в 3 и более раз.

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ КОДА ЧИСЛА. ИЗ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В НАПРЯЖЕНИЕ, содержащий входной регистр, состоящий из η подрегистров по основаниям системы остаточных классов (СОК), (η - количество оснований СОК), группу из и схем сравнения, группу иэ η счетчиков по модулю P_t(t«1,2,...,Я), элемент И, выходной ключ, блок эталонных напряжений, состоящий из первого двоичного счетчика и первого цифроаналогового преобразователя, второй двоичный счетчик, аналоговый сумматор, второй цифроаналоговый преобразователь, блок управления, состоящий из первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и распределителя импульсов, причем первая и вторая группы входов ϋ-ой схемысравнения подключены к группам выходов с-го подрегистра входного регистра и 1-го счетчика по модулю P_t , входы подрегистров входного регистра являются входами исходного числа преобразователя, выходы u-ых схем сравнения (1=1,2,...,0-1) подключены к соответствующим входам элемента И, выход которого подключен к первому управляющему входу выходного ключа, выход которого является выходом преобразователя, а информационный вход подключен к выходу аналогового сумматора, входы которого подключены к выходам соответственно первого и второго цифроаналоговых преобразователей, группа входов второго цифроаналогового преобразователя подключена к группе выходов второго двоичного счетчика, первый и второй входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно попарно объединены, второй из них является входом тактовой частоты преобразователя, выход второго элемента ИСКЛ0ЧАЮЩЕЕ ИЛИ подключен к входу распределителя импульсов, отличающийся тем, что, с целью повышения быстродействия, преобразователь содержит сумматор по модулю Р& и дополнительный регистр, группа выходов которого подключена к группе установочных входов счетчика по модулю Р^, группа выходов которого подключена к первой группе входов сумматора по модулю Р> . вторая группа входов которого является входом константы Р_п преобразователя, а группа выходов подключена к группе входов занесения дополнительного · регистра, счетные входы счетчиков по модулю Ρς и второго двоичного счетчика объединены и подключены к выходу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу элемента И, третий вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ объединен с вторым управляющим входом выходного ключа и подключен к выходу η-ой схемы сравнения, первый и второй выходы распределителя импульсов подключены к входам разрешения занесения соответственно дополнительного регистра и η-го счетчика по модулю P_h. ·

   SU п„ 1069155