SU1270895A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к области электроизмерительной и вычислительной техники и может бьй-ь использовано дл  преобразовани  быстро измен ющихс  во времени сигналов и цифровой код в услови х действи  импульньгх покех. Цель изобретени  - повышение помехоустойчивости и точности, достигаетс  за счет обеспечени  алгоритма аналого-цифрового преобразовани , использующего избыточное представление кодового эквивалента преобразуемой величины И;. Выходной код представл етс  разр дами основного и дополнительного преобразователей код-напр жение, при этом их i-е разр ды образуют 1-ю группу кода, в которой разр ды имеют одинаковую массу, кратную степени.2. 2 ил.

Description

«1 Изобретение относитс  к электроизмерительной и вычислительной технике и может быть использовано дл  преобразовани  быстроизмен ющихс  во времени сигналов в цифровой код в услови х действи  импульсных помех. Цель изобретени  - повышение помехоустойчивости и точности, На фиг.1 изображена функциональна  схема устройства, на фиг. 2 (а,, б, в) - диаграммы, по сн ющие его работу. Устройство содер;кит первый 1 вто рой 2, третий -3 элементы сравнени , трехфазньй генератор 4, первый 5, второй 6, третий 7 и четвертый 8 двухразр дные сдвигаюпще регистры, распределитель 9 таковых импульсов, ос новной 10и дополнительньй 1 1 преобразователи коца в напр жение (ПКН) , блок 12 контрольных напр жений, цифровой сумматор .13, основной аналоговьи сум матор 14, основной 15 и дополнительный 16 аналоговые вычитатели, элемен ТЫ и 17-20 соответственно первый, второй, третий и четвертьш, первый 2 и второй 22 элементы ИЛИ, а также шину Запуск, первые элементы И 23, вторые элементы И 24. В предлагаемом устройстве используетс  алгоритм аналого-цифрового преобразовани , использующий избыточ ное представление кодового эквивален преобразуемой величины U,o Выходной код представл етс  разр дами основно го 10 и дополнительного 11 ПКН, при этом их i-e разр ды образуют i-ю группу кода, в которой разр ды имеют .одинаковые веса, кратные степени 2, Двоичньш эквивалент величины U,; по окончании цикла преобразовани  образуетс  суммированием кодов основного 10 и дополнительного 11 ПКН на выход цифрово)о сумматора 13. Процесс уравновешивани  преобразу емой величины определ етс  следующим образом: Ux () (i.n)+:cj() h f o(o( i) cV ( i) 2 Ь.Л (оД i) + 4tir--,./:; где n - число разр дов основного 10 и дополнительного 11 ПКН; Uo(i), UoCO - напр жение на выходах соответственно основного ТО и дополнительного 11 ПКН; h - дискретность преобразовани ; 5 о ( i) , ci((i) - коэффииденты выходного кода соответственно основного 10 и дополнительного 11 ПКН. Алгоритм работы преобразовател  основан на cлeдyюш x двух свойствах: а) сумма весов разр дов t-и группы кода на 2Ь больше суммы весов разр дов всех последующих групп; в) вес любого разр да 1-й группы, кроме младшей, может быть представлен весами разр дов следующей (1.-1)-й группы. На любом i-м такте разр ды i-и группы включаютс  и формируютс  три компенсационных напр жени  Uy (i)Uo(i)+Uq(i) (выход основного 14 сумматора); и,;,, (i)Uuv (D-Ugn (i) (выход основного 15 вычитател ); и,, (i)U.o (D-U,, (i)U.(i-1) + +Ua() (выход дополнительного вычитател  16); где Ugi (i) - контрольное напр жение на выходе блока 12, соответ-ствующее номеру включенного такта. На выходе элемента 1 вырабатьшаетс  сигнал x1(i) 1, если U.,. (i)U.j, и xl(i)0 в противном случае. Аналогично на выходе элемента 2 вьфабатываетс  сигнал х2(1) 1, если U,(i) и и х2(1)0 в противном случае, а на выходе элемента 3 сигнал x3(i,) 1, если UKJ (i)Ux, и x3(i)0 в противном случае. Так как всегда выполн етс  условие UKI ( (i) (i), то сигнал xKi), x2(i) и x3(i) могут образовывать только следующие четьфе комбинации: 1) x1(i)0, x2(i)0, x3(i)0; 2)x1(i), x2(i)0, x3(i)0; 3)x1(i)-1, x2(i)1, x3(i)0; 4)x1(i)1, x2(i) 1, x3(i)1. При возникновении комбинации 1) разр ды первой i-й группы остаютс  включенными. Эта комбинаци  может возникнуть в том случае, когда на (i-1)-M такте произошел сбой типа , который привел к невключению разр да (ов) этой группы. На последующих тактах действие этого сбо  будет скомпенсировано весами разр дов следующих групп, исход  из свойства а), с погреишостью не превышающей 2Ь, даже в том случае, если не включились оба разр да (1-1)-й группы. Если возникла комбинаци  2), то выключаетс  разр д основного 10 ПКН

в i-й группе, т.е. o(o(i)0, а i-й разр д дополнительного 11 ПКН остаетс  включенным. И во всех других случа х , когда необходимо будет выключить один разр д любой группы, если в ней включены оба разр да, то выключаетс  разр д основного 10 ПКН,

В том случае, если возникает комбинаци  3), то разр ды i-й группы вьпслючаютс  только тогда, когда оба разр да (1-1)-й группы выключены. В противном случае выключаетс  один разр д (1-1)-й группы, осуществл етс  развертка (представление) веса предьщущей группы двум  весами разр дов следующей (на основании свойства б). Развертка необходима дл  корректировки возможного сбо  на следующих тактах.

Возникновение комбинации 4), а только в этом случае x3(i)1, служит признаком возможного сло . Дл  определени  такта, на котором произошел сбой, анализируютс  сигналы сравнени  xt(i-l) и x3(i-1) предьдущего такта, Возможны следующие комбинации их состо ний:

4а) x1(i-1)0, x3(i-1)0;

46) x1(i-1)1, x3(i-1)0;

4в) x1(i-1)1, x3(i-1)1.

Возникновение комбинации 4a) означает , что разр ды (1-1)-й группы включены под действием сбо  типа ОН, а не сформированы в результате раз- .вертки разр да (1-1)-й группы, иначе исход  из комбинации 2), 3), x1(i-1) был бы равен 1. Поэтому разр ды (i-1 )-й группы выключаютс , а разр ды i-й группы остаютс  включенными. При

О, если x1(i)1 V (x2(i)1 луЗ(2)3; 1 в остальных случа х,

О, если x2(i)1j

(i-1) в противном случае,

О, если x2(i)1 л уЗ(2)0; 1 в остальных случа х. Го, если (x2(i)1 Л у4(2)0) v «(i-1)|. (x3(i) 1 лу1(2)0); в остальных случа х.

При по влении единичного сигнала на вькодах элемента ЦЛИ 21 элемелта

возникновении комбинации 4б) невозможно определить на каком такте произошел сбой и какого он типа, поэтому на i-M такте осуществл етс  развертка одного разр да (i-1)-й группы с тем, чтобы на (i+1)-M такте окончательно определить сбой и скомпенсиро ать его действие. Возникновение 4в) определ ет сбой типа на (i-2)-M такте, так как сигналы x3(i-1) и x3(i-2) не подтверждают правильности формировани  разр дов (i-2)-й группы При этом включенные разр ды (i-1)-й группы были получены разверткой разр да (i-2)-й группы Поэтому разр ды (i-l)-l группы выключаютс , а разр ды i-й группы остаютс  включенными .

В данном устройстве сигналы сравнени  предьщущего такта xl(i-l) и x3(i-1) хран тс  в старших разр дах у1(2) и у2(2) соответственно регистров 5 и 6. В младшие разр ды этих регистров у1(1) и у2(1) на i-м такте записываютс  сигналы x1(i) и x3(i) с тем, чтобы на следующем такте их состо ние было бы переписано в старшие разр ды. Старшие разр ды регистров 7, 8 - уЗ(2) иу4(2) - хран т состо ние разр дов предьщущей группы соответственно c(j(i-1) и tto(i-l). В младших разр дах уЗ(1) и у4(1) этих же регистров запоминаютс  состо ни  разр дов текущей группы o((i) и .o(i) соответственно.

С учетом возможных комбинаций сигналов сравнени  и введенных обозначений разр дов i-й и (i-1)-й групп на i-M такте определитс  следующими соотношени ми

2, элемента И 17 и элемента ИЛИ 22 с приходом импульса с третьего выхода ( x3(i)1 лу2(2)1) генератора 4 в нулевое состо ние устанавливаютс  соответственно разрЯДЬКХд; , dp(i-l), C(q{i) и (i--l). Устройство работает следующим образом . С приходом импульса по шине Запуск в нулевое состо ние устанавлив ютс  младнше разр ды регистров 5-8 у1(1)0,у2(1)0,уЗ(1)0 и у4(1)0 и все разр ды основного 10 и дополнител него 11 ПКН ( (1)0, o(g(i)o, t 1,h), разрешаетс  прохожд.ение импульсов с генератора 4. Импульс с первого выхода генефато ра 4 через распределитель9 открывае

такт работы преобразовател -: переписывает содержимое младших разр дов регистров 5-8 в старшие разр ды . (у1(2)у1(1), у2(2)у2(1), уЗ(2) уЗ(1) и у4(2)у4(1)); младшие разр ды регистров 5, 6 устанавливает в нулевое состо ние , у2(1) 0), ,а младшие разр ды регистров 7 и 8 - в единичное состо ние уЗ(1)15 у4(1)1; включает разр ды i-й группы ( o(i) 1 ,( (i) 1); подключает к выходу блока 10 напр жение, соответствуюш;ее номеру такта.

Импульс с третьего выхода генератора 4 фиксирует сигналы сравнени  x1(i), x2(i) и x3(i), при этом сигналы x1(i) и x3(i) записываютс  в 1чладшие разр ды регистров 5, 6 у1(1) x1(i) , у2(1)уЗ(1).

В зависимости от комбинагдий сигналов xl(i), x2(i), x3(i), yl(2), у2(2), уЗ(2) и у4(2) в соответствующие состо ни  устанавливаютс  младши разр ды уЗ(1) и у4(1) регистров 7 и через элементы И 17 и ИЛИ 21 соот- 40

ветственно, а с приходом импульса со второго выхода генератора 4 в нулевое состо ние, согласно (1), через соответствуюш;ие первые 23 и вторые 24 элементы И разр да i-й и (i-1)-и 4

групп. (

К концу цикла преобразовани  сумма кодов, образуема  на выходе цифрового сумматора 13, соответствует кодовому эквиваленту преобразуемой величины Ц,

На фиг.2а графически изображен процесс уравновешивани  преобразуемой величины и,,,e2h дл  случа , когда на 2-м такте произошел сбой типа 0-.1 (значение U в момент сравнени  отмечено звездочкой) и неправильно 2

выключению разр дов предыдущей групп. Действие сбо  типа 1-, . приведшего к невключению разр да 1-й группы (комбинаци  1);, компенсируетс  включением весов последующих групп разр дов (фиг.2в), при этом

и е 13h.

Claims (1)

1. Формула изобретени 

   Аналого-цифровой преобразователь, содержаш 1й три элемента сравнени , основной и дополнительный преобразователи кода в напр жение, блок контрольных напр жений, цифровой сумматор , основной аналоговый сумматор, основной аналоговый вычитатель, распределитель тактовых :импульсов, генератор , вход которого соединен с шиной Запуск, а его первый выход - с входом распределител  тактовых импульсов , выходы которого поразр дноподклю . чены к входам блока контрольных напр жений ик входам установки единицразр .дов основного и дополнительногопреобравыходы последних подключены соответственно к первому и второму входам цифрового сумматора, а их аналоговые выходы соединены соответственно с первым и вторым входами основного аналогового сумматора,выход которого подключен к rtepBOMy входу основного аналогового вычитател  и к первому входу первого элемента сравнени ,второй вход которого объединен с первыми входами второго и третьего элементов сравнени  и соединен с шиной преобразуемого напр жени , аналоговый выход блока контрольных напр жений подключен к второму входу основного аналогового вычитател , отличающийс  тем, что, с целью повьшгени  помехоустойчивости и точности, в него вве5 б включились два разр да 2-й группы кода . На 3-м такте этот сбой обнаруживаетс  (возникает комбинаци  4а), разр ды 2-й группы выключаютс , а включенными остаютс  разр ды 3-й группы. На 4-м такте возникает комбинаци  4в), поэтому разр ды 3-й группы также выключаютс , так как они были получены разверткой неправильно сформированног р разр да 2-й группы. В результате действие сбо  этого типа полностью компенсируетс . На фиг.26 изображен процесс уравновешивани  величины U,l1h, когда на третьем такте сбой типа не приводит к ложному зователей кода в напр жение, цифровые 71 дены четыре элемента И, два элемента ИЛИ, на каждый разр д основного и до полнительного преобразователей кода в напр жение первый элемент И и, кроме младшего разр да, второй элемент И, четьфе сдвигаю1цих регистра, дополнительньй аналоговый вьгчитатель при этом первые входы первых элемен .тов И одноименных разр дов основного и дополнительного преобразователей кода в напр жение объединены с соответствующим выходом распределител  тактовых импульсов, а первые входы вторых элементов-И одноименных разр  дов, кроме последнего, объединены и соединены с соответствующим выходом распределител  тактовых импульсов, причем вторые входы всех первых и вторых элементов И основного и допол нительного преобразователей кода в напр жение объединены и соединены со вторым выходом генератора, третий выход которого подключен к третьему входу первого элемента сравнений и к вторым входам второго и третьего элементов сравнени , выход основного аналогового вычнтател  соединен с третьим входом второго элемента срав нени  и с первым входом дополнительного аналогового вычитaтeл  второй вход которого объединен с вторым входом основного аналогового вычитател , а выход дополнительного аналогового вычитател  подключен к третьему входу третьего элемента сравнени , вьгход которого соединен с первыми входами третьего и четвертого элемен тов И и входом установки единиц млад шего разр да второго сдвигающего регистра , пр мой выход старшего разр да которого соединен с вторым входом третьего элемента И, выход которого подключен к первому входу элемента ИЛИ, второму и третьему входам которого подключены выходы соответственно второго и четвертого элементов И, выход второго элемента ИЖ соединен с третьими входами вторых элементов И дополнительного преобразовател  кода в напр жение, выход 95 второго элемента сравнени  соединен с третьими входами вторых элементов И основного.преобразовател  кода в напр жение и с первыми входами первого и второго элементов И, второй вход первого из которых соединен с инверсным выходом старшего разр да третьего сдвигающего регистра, первый установки нулей младшего разр да которого объединен с третьими входами первых элементов И до- полнительного преобразовател  кода в напр жение и с первым входом первого элемента ИЛИ и соединен с выходом первого элемента И,выход первого элемента ИЛИ соединен с третьими входами первых элементов И основного преобразовател  кода в напр жение и со вторым входом установки нулей младшего разр да четвертого сдвигающего регистра, инверсный выход старшего разр да которого соединен с вторым входом второго элемента И, выход первого элеме- нта сравнени  подключен к второму входу первого элемента ИЖ и к входу установки единиц младшего разр да первого сдвигающего регистра, инверсный выход старшего разр да которого соединен с вторым входом четвертого элемента И первый выход генератора соединен с входами сдвига первого, второго, третьего и четвертого сдвигающих регистров, первые входы установки нулей младшего разр да первого и второго и вторые входы третьего и четвертого сдвигающих регистров и все первые входы установки нулей разр дов основного и дополнительного преобразователей кода в напр жение объединены и соединены с шиной Запуск , выходы соответствующ х первых элементов И поразр дно подключены к вторым входам установки нулей разр ов основного и дополнительного реобразователей кода в напр ение , к третьим входам установки нулей разр дов которых, кроме младших, поразр дно подключены выходы соответствующих торых элементов И.