SU1388984A1

SU1388984A1 - Аналого-цифровой преобразователь

Info

Publication number: SU1388984A1
Application number: SU864148910A
Authority: SU
Inventors: Игорь Викторович Самус
Original assignee: Институт кибернетики им.В.М.Глушкова
Priority date: 1986-11-18
Filing date: 1986-11-18
Publication date: 1988-04-15

Abstract

Изобретение относитс к вычислительной и электроизмерительной технике . Цель изобретени - повьшение точности и надежности. Поставленна цель достигаетс тем, что в аналого-цифровой преобразователь, содержащий тактовый генератор 8, первый, второй и третий блоки 4, 5, 6 сравнени , первый и второй аналоговые сумматоры 1, 2, первый цифроаналоговый преобразователь 16, регистр 15, распределитель 13 тактовых импульсов, дешифратор 7, введены второй цифроаналоговый преобразователь 17 и третий аналоговый сумматор 6, первый и второй элементы ИЛИ 9 и 10, элемент ШШ-НЕ 11, - элемент И 12 и счетчик 14 импульсов, благодар которым контролируетс работоспособность основных узлов устройства , а также уменьшаетс погрешность , обусловленна переходными процессами в разр дных ключах цифро- аналогового преобразовател . 1 ил., 1 табл. С S (Л

Description

А со 00

00 со 00 4

Изобретение относитс к вычисли тельной и электроизмерительной техни ке и может быть использовано в каче- стве самосто тельного модул или сос- тавной части различных устройств, в которых осуществл етс преобразовав кие аналоговых сигналов в цифровые коды.

842

образовател Г/ в i-м такте. На вы ходе аналогового сумматора 2 образует- с напр жение U-. + U;, а на

2; Cl 1

выходе аналогового сумматора 3 - напр жение и,; Ug| + 1,5U;. Эти на- пр же1ш подаютс на соответствующие входы блоков 4, 5, 6 сравнени , на первые входы которых поступает вход

Целью изобретени вл етс повыше- 10 ое напр жение U. По спаду первого

кие точности и надежности.

На чертеже изображена структурна схема аналого-цифрового преобразовател .

Структурна схема содержит анало- 15 го вые сумматоры-1, 2,. и 3, блоки 4, 5 и 6,сравнени , дешифратор 7, тактовый генератор 8, элементы ИЛИ 9.и 10, элемент ИЛИ-НЕ 11, элемент И 12, рас- пределитель 13 тактовых импульсов, 20 счетчик 14 импульсов, регистр 15„пер- вый и второй цифроаналоговые преобразователи 16 и 17 „

Аналого-цифровой преобразователь работает следующим образом. 25

В исходном состо нии выходы регистра 15/и распределител 13 тактовых импульсов наход тс в нулевом состо нии , а выход элемента ИЛИ-НЕ 11 - в

тактового импульса блоки 4, 5, 6 сравнени производ т сравнение, в результате чего на их выходах образуютс цифровые сигналы XI, Х2, ХЗ соответственно . Состо ние этих сигналов дешифрируетс .дешифратором 7 в соответствии с таблицей. Если комбинаци сигналов X, Х2, ХЗ соответствует цифрам О, 1, 3 или 7, процесс преоб- разовагш продолжаетс . При этом де- шифрирование цифры О свидетельствует о необходимости включени первого . (в дальнейшем нечетного) и второго (в дальнейшем четного) разр дов первого цифроаналогового преобразовател 16, дешифрирование цифры 1 соответствует включению первого (нечетного ) разр да, цифры 3 - включению второго (четного) разр да, цифры 7 - не

единичном. С приходом импульса запус-зо включению первого (нечетного) и втока на вход тактового генератора 8 нератор начинает вырабатывать тактовые импульсы, которые беспреп тственно поступают на вход распределител 13 тактовых игтульсов, так как элемент И 12 открыт. При этом по переднему фронту первого импульса в распределителе тактовых импульсов вы- рабатьшаетс сигнал, включающий пер- вый (старший) разред второго цифрог- аналогового преобразовател 17, нес которого равен весу первого (старшего ) разр да первого цифроаналогового преобразовател 6. Напр жение, соответствующее первому разр ду, с выхода второго цифроаналогового преобразовател 17 поступает на вторые входы аналоговых сумматоров 1, 2 и 3ii на первые входы которых подаетс напр жение с выхода первого цифроаналогового преобразовател 16, в первом такте равное нулю. Аналоговый cyiiMa- тор 1 работает таким образом, что на его выходе образуетс напр жение Up; + 0,5и;,где Uj.; - напр же

35

40

45

50

рого (четного) разр дов первого циф- роаналогового преобразовател 16.

С приходом на вход распределител 13 тактовых импульсов переднего фронта второго тактового импульса вырабатываетс сигнал, который поступает на стробирующий вход первых двух разр дов регистра 15.

При этом в первый и второй разр ды регистра заноситс состо ние выходов элементов ИЛИ 9 и 10, определ емое результатами дешифрировани . Одновременно выключаетс первый разр д второго цифроаналогового преобразовател 17 и включаетс следующий разр д, соответствующий разр ду первого цифроаналогового преобразовател 16. Таким же образом производитс определение остальных разр дов цифрового кода результата преобразовани , при этом преобразование выполн етс за п/2 такта где п - разр дность аналого-цифрового преобразовател .

Если же комбинаци сигналов XI, Х2, ХЗ соответствует цифрам 2, 4, 5,

ние на выходе первого цифроаналогово-55 6, что свидетельствует о сбое в рабого преобразовател 16 в i-м такте преобразовани , U , - напр жение на выходе второго цифроаналогового пре

ое напр жение U. По спаду первого

включению первого (нечетного) и вто

6, что свидетельствует о сбое в работе аналого-цифрового преобразовател , то на выходе элемента ИЛИ-НЕ 1I по вл етс сигнал О, который поступает на вход элемента И 12, блокиру тем самым прохождение тактовых им пульсов на вход распределител 13 тактовых импульсов и установочный вход счетчика 14 импульсов. При этом счетчик 14 импульсов уже не сбрасываетс с приходом каждого следующего тактового импульса, а начинает накап ливать число тактовых импульсов, по- ступающих в сбойной ситуации на стробирующие -входы блоков 4, 5 и 6 сравнени . Если сбой устранилс на выходе блоков 4, 5 и 6 сравнени , запрещенных состо ний не образуетс , на выходе элемента ИЛИ-НЕ 11 вырабатываетс зфовень 1, деблокирующий прохождение тактовых импульсов на вход распределител 13 тактовых импульсов и на установочный вход счетчика 14 импульсов, тем самым обнул его. В противном случае, при превышении числа тактовых импульсов, подсчитанных счетчиком 14 импульсов, заданного числа на выходе счетчика вырабатыва- етс сигнал Авари и преобразование прекращаетс .

Предлагаемый аналого-цифровой преобразователь позвол ет повысить точность преобразовани за счет того, что поразр дное кодирование как тактовое осуществл етс вторым цифроана- логовым преобразователем посредством включени и вык лючени за один такт соответствующих разр дов, причем . включение и выключение разр дов зависит от результатов сравнени преобразуемого напр жени с напр жением циф- роаналогового преобразовател . Первый же цифроаналоговый преобразователь используетс дл преобразовани текущего цифрового кода в аналоговую форму , причем его разр ды не переключаютс , а либо включаютс либо не включаютс , что определ етс результатом сравнени преобразуемого напр жени с напр жением цифроаналогового преобразовател . Тем самым устран ютс погрешности, обусловленные переходными процессами при переключении разр - дов цифроаналогового преобразовател , особенно в критических точках диапазона преобразовани .

Надежность функционировани предлагаемого преобразовател повышаетс за счет распознавани дешифратором запрещенных состо ний на выходах блоков сравнени и блокировки процесса преобразовани до устранени сбойной

ситуации. Известно, что при подаче на вторые входы блоков сравнени напр жений , равных

и,; и,; + 0,5KU;,

(1)

е и. - напр же1ше, подаваемое на вход К-го блока сравнени во врем i-и иттерации; и - суммарное выходное напр жение первого цифроаналогово- го преобразовател во врем i-и иттерации;

U; - выходное напр жение второго цифроаналогового преобразовател во врем i-и ит- терации; К - номер блока сравнени , К

1, 2, 3;

i - номер иттерации, , 2, ... п/2 (п - число разр дов аналого-цифрового преобразовател ),

при условии, что сигнал на выходе ока сравнени формируетс в сооттствии с выражением

I, если и

О, если и,.

(2)

Uv

а суммарное выходное напр жение первого цифроаналогового преобразовател определ етс , как

с; iL .t (3)

В-1

.

зо - .Q д ,

50

5

где ар, коэффициенты, характеризующие включение соответ-. нечетных и четных разр дов цифроаналогового преобразовател , 1 1,0, m 1,0;

и.,и - напр жение соответственно нечетных и четных разр дов первого цифроанало- i гового преобразовател ; i - номер нечетного разр да,

i 21 - 1; га - номер четного разр5зда,

m 21,

комбинации состо ний выходов блоков сравнени взаимно св заны со значени ми преобразуемой величины, что классифицируетс таблицей.

Таким образом, комбинации состо ний выходов блоков сравнени , соответствующие дес тичным цифрам 2, 4, 5, 6, свидетельствуют о сбое в работе цифроаналоговых преобразователей, аналоговых сумматоров или блоков

сравнени , так как не выполн етс не- равенство

и.

- и...

2 I Ь

13889846

счетный вход объединен с третьими входами блоков сравнени , с первым входом элемента И и соединен с выходом тактового генератора, а установочный вход счетчика импульсов объе- динен с входом распределител тактовых импульсов и подключен к выходу элемента И, второй вход которого сое- содержащий тактовый генератор, управ- Q динен с выходом элемента ИЛИ-НЕ, пер- л| ющий вход которого вл етс шиной вый вход третьего аналогового сумма- Пуск, первый, второй и третий бло- тора объединен с первым входом второ- KiH сравнени , первые входы которых . го аналогового сумматора, а вторые объединены и вл ютс входной шиной,, входы аналоговых сумматоров объеди-

15

Claims

Формула изобретени Аналого-цифровой преобразователь,,

в торые входы первого и второго бло

нены и подключены к выходу второго цифроаналогового преобразовател ,входы которого подключены к соответст- вуюпщм выходам распределител т акто- вых импульсов, выход третьего аналок|ов сравнени соединены с выходами

n l

нены и подключены к выходу второго цифроаналогового преобразовател ,входы которого подключены к соответст- вуюпщм выходам распределител т акто- вых импульсов, выход третьего аналоlepBoro и второго аналоговых суммато- р|ов соответственно, первые входы ко- объединены и подключены к вы-

х|оду первого цифроаналогового преоб- 20 гового сумматора соединен с вторым р|азовател , входы которого подключе- входом третьего блока сравнени , пер- н|ы к соответствующим выходам регист- вые входы элементов ИЛИ объединены и вл ютс соответствующими выход- ь|ыми шинами, стробирукщие входы i-ro р|азр да, где i 1,3,5,. . . ,п-1 , и 25 вторым входом первого элемента ИЛИ, (li+l)-ro разр да регистра объединены третий выход -подключен к первому - 1 соединены с соответствующими выхода- Ми распределител тактовых импульсов, ыходы блоков сравнени подключены к

и подключены к первому входу дешифратора , второй выход которого соединен

входу элемента ИЛИ-НЕ, четвертый вход соединен с вторым входом второго элемента ИЛИ, а п тый, шестой и седьмой

боответствующим входам дешифратора, о выходы соединешз соответственно с

отличающийс тем, что, с Целью повьшени точности и надежности , в него введены второй цифроана- J oгoвый преобразователь, третий ана- оговый сумматор, первый и второй Элементы ИЛИ, элемент ИЛИ-НЕ, элемент И и счетчик импульсов, выход ко-

вторым, третьим и чет элемента ИЛИ-НЕ, инфо ды нечетных разр дов нены и подключены к в элемента ИЛИ, а инфор четных разр дов регис и подключены к выходу та РШИ.

торого вл етс шиной неисправности,,

Взаимосв зь состо ний блоков сравнени и значений

входного напр жени

нены и подключены к выходу второго цифроаналогового преобразовател ,входы которого подключены к соответст- вуюпщм выходам распределител т акто- вых импульсов, выход третьего аналогового сумматора соединен с вторым входом третьего блока сравнени , пер- вые входы элементов ИЛИ объединены вторым входом первого элемента ИЛИ, третий выход -подключен к первому -

гового сумматора соединен с вторым входом третьего блока сравнени , пер- вые входы элементов ИЛИ объединены вторым входом первого элемента ИЛИ, третий выход -подключен к первому -

и подключены к первому входу дешифратора , второй выход которого соединен

гового сумматора соединен с вторым входом третьего блока сравнени , пер- вые входы элементов ИЛИ объединены вторым входом первого элемента ИЛИ, третий выход -подключен к первому -

входу элемента ИЛИ-НЕ, четвертый вход соединен с вторым входом второго элемента ИЛИ, а п тый, шестой и седьмой

вторым, третьим и четвертым входами элемента ИЛИ-НЕ, информационные,входы нечетных разр дов регистра объединены и подключены к выходу первого элемента ИЛИ, а информационные входы четных разр дов регистра объединены и подключены к выходу второго элемента РШИ.