SU410419A1

SU410419A1 -

Info

Publication number: SU410419A1
Application number: SU1746549A
Authority: SU
Priority date: 1972-02-14
Filing date: 1972-02-14
Publication date: 1974-01-05

Description

Изобретение относитс к гибридной вычислительной технике.

Известны обратимые интеграторы-дифференциаторы , содержащие обратимый многоразр дный сумматор с умножением на посто нный коэффициент. Их недостатком вл етс низка точность выполнени операций, обусловленна погрешност ми используемых элементов .

Предложенный обратимый интегратор-дифференциатор с целью повышени точности работы содержит блоки аналого-цифровых преобразователей (БАЦП), блоки ключей (БК) и блок инверторов, вход которого подключен к первой внешней клемме интегратора-дифференциатора . Выход блока инверторов через последовательно соединенные первый БК, первый БАЦП, второй БК и второй БАЦП присоединен к первому входу обратимого многоразр дного сумматора, и через последовательно соединенные третий БК, третий БАЦП, четвертый БК и четвертый БАЦП присоединен ко второму входу обратимого многоразр дного сумматора. Третий вход сумматора соединен со входом блока инверторов, а четвертый вход подключен ко второй внешней клемме обратимого интегратора-дифференциатора и через последовательно соединенные п тый БК, п тый БАЦП, шестой БК, шестой БАЦП и седьмой БК подключен к п тому входу сумматора и через последовательно соединенные восьмой К, седьмой БАЦП, дев тый БК, восьмой БАЦП и дес тый БК подключен к шестому входу сумматора. Управл ющие входы всех БК и БАЦП присоединены к соответствующим внешним управл ющим клеммам обратимого интегратора-дифференциатора.

Обратимый интегратор-дифференциатор, принципиальна схема которого изображена

на чертеже, содержит обратимый шестивходовой многоразр дный сумматор 1 с умножением на посто нные коэффициенты, блок инверторов 2, восемь блоков аналого-цифровых преобразователей (БАЦП) 3-10 и дес ть

блоков ключей (БК) И-20. Вход блока инверторов 2 подключен к первой внешней клемме 21, а четвертый в.ход сумматора 1 - ко второй внешней клемме 22 обратимого интегратора-дифференциатора . Управл ющие входы всех БК и БАЦП подключены к внешним управл ющим клеммам 23. Каждый БАЦП состоит из аналого-цифровых обратимых преобразователей , работающих в режиме запоминани , дес ти БК, каждый из которых состоит из т аналоговых ключей. Блок инверторов 2 состоит из т инверторов, где т - количество разр дов исходной независимой переменной:

х, х

ill lj

30

представленной в машине в виде векторов напр жений , моделирующих соответствующие разр ды:

u, Ut,,:...Ui,...,Ut.

в режиме интегрировани устройство работает следующим образом.

В исходном состо нии все БАЦП установлены в «О. Исходна функци подаетс на внешнюю клемму 22, а компоненты функции, равной интегралу или исходной, - на клеммы 23.

Занесение начальных условий г/(0) происходит следующим образом.

Вектор напр жений, моделирующий начальные услови , подаетс на входы БАЦП 3 и 4, запоминаетс и хранитс там до включени интегратора. В момент включени интегратора приходит импульс на вход 23 БК 13, который открывает его и производит перезапись г/(0) на БАЦП 5, после чего БК 13 закрываетс . После этого подаетс напр жение, моделирующее Хо, на четвертый вход обратимого многоразр дного сумматора 1, где после умножени на коэффициент п/3 суммируетс со значением г/(0). Эта сумма у в виде напр жени по клемме 21 поступает через блок инверторов 2 на вход БК И и 12. Одновременно с этим импульс, поступающий на клемму 23 БАЦП 3, устанавливает БАЦП 3 в «О, а значение XQ через БК 15, открытый импульсом , поступающим на его клемму 23, записываетс в БАЦП 7. На п тый и шестой входы обратимого многоразр дного сумматора 1 через открытые БК 17 и 20 поступают переменные , записанные на БАЦП 8 и 10, которые в данном случае равны нулю. Затем импульс приходит на клемму 23 БК И, открывает его и переводит запись yi на БАЦП 3. Приближенное значение интеграла держитс на клемме 21 до тех пор, пока будет поступать х. Одновременно с окончанием поступлени вектора , моделирующего XQ, на клемму 23 БАЦП 5 поступает импульс, устанавливающий его в нуль и закрывающий БК 17 и 20. После этого приходит импульс на клемму 23 БАЦП 8, устанавливающий в нуль БАЦП 8 и 10. После установки в нуль приходит импульс на клемму 23 БК 16, открывающий БК 16 и 19, в результате производитс перезапись вектора нанр жений с БАЦП 7 на БАЦП 8 и с БАЦП 9 на БАЦП 10. После этого приходит импульс на клемму 23 БАЦП 7 и устанавливает в нуль БАЦП 7 и 9. На этом нервый такт заканчиваетс .

Многоразр дный обратимый сумматор с умножением на посто нный коэффициент состоит из т одноразр дных обратимых сумматоров.

соединенных между собой устройствами переноса .

Аналого-цифровой преобразователь, работающий в режиме запоминани , состоит из

5 счетчика импульсов, собранного на триггерах, единичные выходы которых подключены к входам обратимого операциопного усилител , нуль-индикатора и генератора импульсов. Обратимый операционный усилитель имеет три

0 дополнительных полюса, один из которых вл етс входом, па который подаетс аналогова величина, другой - выходом, управл ющим нуль-индикатором, а третий - выходом, на котором хранитс записанна величина.

Предмет изобретени

Обратимый интегратор-дифференциатор, содержащий обратимый многоразр дный сумматор с умножением на посто нные коэффициенты , отличающийс тем, что, с целью новышени точности работы, он содержит блоки аналого-цифровых преобразователей, блоки ключей и блок инверторов, вход которого подключен к первой внешней клемме интеграторадифференциатора , а выход через последовательно соединенные первый блок ключей, первый блок аналого-цифровых преобразователей , второй блок ключей и второй блок аналого-цифровых преобразователей присоединен к нервому входу обратимого многоразр дного сумматора, и через последовательно соединенные третий блок ключей, третий блок аналогоцифровых преобразователей, четвертый блок

5 ключей и четвертый блок аналого-цифровых преобразователей присоединен ко второму входу обратимого многоразр дного сумматора, третий вход которого соединен со входом блока инверторов, а четвертый вход подключен

0 ко второй внешней клемме обратимого интегратора-дифференциатора и через последовательно соединенные п тый блок ключей, п блок аналого-цифровых преобразователей, шестой блок ключей, шестой блок аналого-цифровых преобразователей и седьмой блок ключей подключен к п тому входу обратимого многоразр дного сумматора и через последовательно соединенные восьмой блок ключей аналого-цифровых преобразователей, дев тый

0 блок ключей, восьмой блок аналого-цифровых преобразователей и дес тый блок ключей подключен к шестому входу обратимого многоразр дного сумматора; управл ющие входы всех блоков ключей и блоков аналого-цифровых преобразователей присоединены к соответствующим внешним управл ющим клеммам обратимого интегратора-дифференциатора .

а (i а

23232323