SU482761A1

SU482761A1 - Устройство дл извлечени корн заданного пор дка

Info

Publication number: SU482761A1
Application number: SU2042518A
Authority: SU
Inventors: Валентин Михайлович Космачев; Леонид Алексеевич Мироновский
Original assignee: Ленинградский Институт Авиационного Приборостроения
Priority date: 1974-07-08
Filing date: 1974-07-08
Publication date: 1975-08-30

Description

1

Изобретение относитс к аналоговым вычислительным устройствам и может использоватьс в аналоговых вычислительных машинах .

Известны устройства дл извлечени корней заданного пор дка, содержащие последовательно соединенные источник эталонного напр жени в п чеек, кажда из которых включает в себ последовательно соединенные основной управл емый ключ и интегратор, выход интегратора каждой чейки соединен с входом управл емого ключа последующей чейки, выход интегратора последней чейки подключен к одному из входов схемы сравнени , другой вход которой присоединен к входной клемме, выход интегратора первой чейки соединен с выходной клеммой.

Предлагаемое устройство отличаетс от известных тем, что в каждую из чеек введены последовательно соединенные инвертор и дополнительный управл емый ключ, вход инвертора подключен к входу основного управл емого ключа, выход которого соединен с выходом дополнительного управл емого ключа, а управл ющие входы основного и дополнительного ключей всех чеек подключены к выходу схемы сравнени .

Такое построение функциональной схемы устройства дл извлечени корн заданного

пор дка позвол ет повысить его быстродействие .

На чертеже изображена блок-схема предлагаемого устройства.

Устройство дл извлечени корн заданного пор дка содержит источник эталонного напр жени 1; п чеек 2, кажда из которых включает в себ основной управл емый ключ 3, интегратор 4, инвертор 5 и дополнительный

управл емый ключ 6; схему сравнени 7, входную клемму 8, выходную клемму 9. Устройство работает следующим образом. Если входное напр жение на клемме 8 положительно , а выходные напр жени интеграторов 4 всех чеек 2 равны нулю, то разность выходного напр жени интегратора 4 последней чейки и входного напр жени , подаваемого на схему сравнени 7, отрицательна , схема сравнени 7 срабатывает, и замыкаютс дополнительные управл емые ключи 6 всех чеек, при этом к входу интегратора 4 в каждой из чеек подключаетс инвертор 5 через дополнительный ключ 6. На вход инвертора 5 первой чейки 2 подаетс напр жение эталонного источника 1. В результате выходное напр жение интегратора 4 последней чейки начинает возрастать. Оно растет до тех пор, пока не сравн етс с входным напр жением , подаваемым на вход схемы сравнени 7, схема сравнени срабатывает, и дополнительные ключи б раз1мыкаютс . При этом выходное напр жение интегратора 4 первой чейки на выходной клемме 9 пропорционально корню заданного пор дка от входного сигнала.

При уменьшении входного напр жени разность сигналов, подаваемых на схему сравнени 7, положительна, основные управл емые ключи 3 всех чеек замыкаютс , на вход каждого из интеграторов 4 каждой из чеек подаетс сигнал через основной ключ 3, а выходное напр жение интегратора 4 последней чейки уменьшаетс до величины входного сигнала клеммы -8. Выходное напр жение интегратора 4 первой чейки на выходной клемме 9 при этом пропорционально корню заданного пор дка от входной величины напр жени клеммы 8.

Поскольку устройство реагирует на любые малые приращени входного напр жени , выходное напр жение интегратора 4 последней чейки отслеживает уровень входного сигнала , а выходное напр жение интегратора 4 первой чейки пропорционально корню заданного пор дка от входного напр жени в любой момент времени. Пор док извлекаемого корн равен числу последовательно включенных идентичных чеек.

Таким образом, устройство выполн ет операцию извлечени корн непрерывно во времени , что повышает быстродействие устройства .

Предмет изобретени

Устройство дл извлечени корн заданного пор дка, содержащее последовательно соединенные источник эталонного напр жени и п чеек, кажда из которых содержит последовательно соединенные основной управл емый ключ и интегратор, выход интегратора каждой чейки соединен с входом управл емого ключа последующей чейки, выход интегратора последней чейки подключен к одному из входов схемы сравнени , другой вход которой присоединен к входу устройства, выход интегратора первой чейки соединен с

выходом устройства, отличающеес тем, что, с целью повышени быстродействи , в каждую из чеек введены последовательно соединенные инвертор и дополнительный управл емый ключ, вход инвертора подключен к

входу основного управл емого ключа, выход которого соединен с выходом дополнительного управл емого ключа, а управл ющие входы основного и дополнительного ключей всех чеек подключены к выходу схемы сравнени .

Г

8