SU1476500A1 - Устройство дл ранговой обработки электрических сигналов - Google Patents
Устройство дл ранговой обработки электрических сигналов Download PDFInfo
- Publication number
- SU1476500A1 SU1476500A1 SU874249763A SU4249763A SU1476500A1 SU 1476500 A1 SU1476500 A1 SU 1476500A1 SU 874249763 A SU874249763 A SU 874249763A SU 4249763 A SU4249763 A SU 4249763A SU 1476500 A1 SU1476500 A1 SU 1476500A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- summing
- voltage
- threshold
- comparators
- Prior art date
Links
Landscapes
- Image Analysis (AREA)
Abstract
Изобретение относитс к устройствам дл выделени рангового электрического сигнала и может быть использовано при обработке изображений и распознавании образов. Целью изобретени вл етс повышение точности устройстваа. Устройство дл ранговой обработки электрических сигналов имеет N информационных входов 11 - 1N и содержит N суммирующих компараторов 21 - 2N, суммирующий пороговый компаратор 3, источник 4 порогового напр жени , генератор 5 линейного нарастающего напр жени , сумматор 6 и ключ 7. Достижение поставленной цели обеспечено благодар введению в устройство генератора линейно нарастающего напр жени , суммирующего порогового компаратора, выполнению N компараторов суммирующими и новым св з м между элементами устройства. 1 ил.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при создании устройств обработки изображений и распознавани образов.
Цель изобретени - повышение точности устройства.
На чертеже приведена структурна схема устройства.
Устройство имеет N информационных входов и содержит N суммирующих компараторов по чисду обрабатываемых сигналов, суммирующий пороговый компаратор 3, источник 4 порогового напр жени , генератор 5 линейно нарастающего напр жени , сумматор 6 и ключ 7.
На чертеже прин ты обозначени : х, значени неупор до- .ченной последовательности обрабатываемых сигналов; Un - величина порогового напр жени источника 4; Ur - выходное напр жение генератора 5; 0 - напр жение, соответствующее задаваемому рангу (номеру) сигнала, выдел емого из последовательности х(0 ,...,N входных сигналов, упор доченных по величине
хы х(г(х()
Если, например, и необходимо выделить срединный (медианный) сигнал из упор доченной последовательности х(, то Q соответствует номеру п.
1
а ел
Суммирующий пороговый компаратор 3 представл ет собой схему сравнени , содержащую несколько входов, один из которых вл етс пороговым. При равенстве суммы сигналов на остальных входах компаратора 3 величине порога б на его выходе по вл етс стандартный посто нный сигнал.
Каждый из компараторов 2Ч-2Н реализует функцию вида:
U
1, при
вы
V и
RW
О, при U8)C 6 Un, где U - напр жение, приложенное к пороговому входу; суммарный сигнал по остальным входам;
напр жение на выходе компаратора .
Особенностью генератора 5 линейно нарастающего напр жени вл етс наличие входа сброса. При отсутствии сигнала на входе сброса генератор 5 вырабатывает линейно (монотонно) нарастающее напр жение. При по влении сигнала на входе сброса выходное напр жение генератора 5 сбрасываетс до нул и после сн ти этого сигнала автоматически нарастает вновь и т.д. Устройство работает следующим образом .
На первый вход каждого компаратора 2 с соответствующих информационных входов 1; поступают сигналы неупор доченной входной последовательности х;, ,2,,..,N. К пороговому входу компараторов 2,- приложено напр жение Un, задаваемое источником 4. Поскольку величина Un выбираетс большей, чем максимально возможное значение входных сигналов x4-xN, то выходные сигналы компараторов 2; при отсутствии сигнала на их дополнительных суммирующих входах равны нулю.
При наличии на дополнительных входах компараторов 2;-2 N линейно нарастающего напр жени Ur, формируемого генератором 5, первым срабатывает тот-компаратор, на первый суммирующий вход которого поступает макси мальный сигнал из неупор доченной последовательности х. При дальнейшем росте Ur срабатывает компаратор 2;, подключенный к входу 2 с максимальным значением входного сигнала из ос тавшихс N-1 членов последовательности , и т.д. Выходные сигналы компараторов 2: поступают на суммирую
5
0
щие входы компаратора 3. Одновременно напр жение Ur поступает на первый (пр мой) вход сумматора 6, к второму (инвертирующему) входу приложено пороговое напр жение Un от источника 4. Ка сумматоре 6 определ етс разность Ur-Un, поступающа на информационный вход ключа 7.
Когда сумма сигналов на суммирующем входе компаратора 3 достигает величины 9, соответствующей задаваемому рангу, сигнал с выхода компаратора 3 поступает на управл ющий вход ключа 7, открыва его. При этом на выходе аналогового ключа по вл етс сигнал входной последовательности X;, соответствующий задаваемому рангу.
Сигнал с выхода компаратора 3 прикладываетс также к входу сброса генератора 5. Этот сигнал с некоторой временной задержкой, определ емой временем считывани рангового сигнала , приводит к обнулению генератора 5. Сигнал на выходе устройства становитс равным нулю и цикл ранговой обработки повтор етс вновь.
В результате устройство упор дочивает входные сигналы по их величине, выдел на выходе ключа 7 тот входной сигнал, номер которого в упор доченной последовательности задаетс сигналом 9 .
0
Claims (1)
- 35 Формула изобретениУстройство дл ранговой обработки электрических сигналов, содержащее источник порогового напр жени , сумматор , ключ и N компараторов по числу обрабатываемых сигналов, одни входы которых объединены, а другие входы вл ютс соответствующими информационными входами устройства, отличающеес тем, что, с целью повышени точности устройства, оно содержит генератор линейно нарастающего напр жени и суммирующий пороговый компаратор, пороговый вход которого соединен с шиной задани ранга выдел емого входного сигнала, а выход подключен к входу сброса генератора линейно нарастающего напр жени и управл ющему входу ключа, каждый из N компараторов выполнен суммирующим и подключен дополнительным суммирующим входом к первому входу сумматора, а объединенные входы N компараторов со40455055514765006единены с выходом источника порогово- (гора, выход которого подключен черезключ к выходу устройства.го напр жени и вторым входом суммаключ к выходу устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874249763A SU1476500A1 (ru) | 1987-05-26 | 1987-05-26 | Устройство дл ранговой обработки электрических сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874249763A SU1476500A1 (ru) | 1987-05-26 | 1987-05-26 | Устройство дл ранговой обработки электрических сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1476500A1 true SU1476500A1 (ru) | 1989-04-30 |
Family
ID=21306160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874249763A SU1476500A1 (ru) | 1987-05-26 | 1987-05-26 | Устройство дл ранговой обработки электрических сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1476500A1 (ru) |
-
1987
- 1987-05-26 SU SU874249763A patent/SU1476500A1/ru active
Non-Patent Citations (1)
Title |
---|
Лапий В.Ю., Калюжный А.Я., Красный Л.Г. Устройства ранговой обработки информации. - Киев: Техника, 1986, с. 117-118. Авторское свидетельство СССР № 1298779, кл. G 06 G 7/52, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE515269C2 (sv) | Maximalsökningskrets | |
US4797936A (en) | Waveform sequence trigger system | |
SU1476500A1 (ru) | Устройство дл ранговой обработки электрических сигналов | |
JPS5714755A (en) | Method of reducing effect due to quantization error of digital processing locator | |
WO1991004552A1 (en) | Information compressing device | |
SU896740A2 (ru) | Дискретный умножитель частоты | |
SU684767A1 (ru) | Устройство дл преобразовани двоичного кода числа в последовательность импульсов | |
SU723777A1 (ru) | Коммутатор | |
SU834677A1 (ru) | Устройство дл определени экстре-МАльНыХ зНАчЕНий элЕКТРичЕСКиХ Сиг-НАлОВ | |
SU1368876A1 (ru) | Генератор случайных чисел | |
SU1083355A1 (ru) | Селектор импульсов по длительности | |
SU1048490A1 (ru) | Логарифмический преобразователь | |
SU997036A1 (ru) | Датчик случайных кодов | |
SU643868A1 (ru) | Вычислительное устройство | |
SU1548844A1 (ru) | Устройство дл селекции импульсов | |
SU926784A1 (ru) | Детектор частотно-манипулированных сигналов | |
SU402874A1 (ru) | Устройство для обработки статистической информации | |
RU2017340C1 (ru) | Цифровой частотный детектор | |
GB1113431A (en) | Improvement relating to radar apparatus | |
SU558413A1 (ru) | Устройство поиска д-последовательности | |
SU1451843A1 (ru) | Устройство дл формировани и подсчета числа импульсов в серии | |
SU1070571A1 (ru) | Циклический коррелометр | |
SU995086A1 (ru) | Устройство дл сравнени чисел | |
SU857982A1 (ru) | Устройство дл извлечени квадратного корн | |
SU1619297A1 (ru) | Цифровой анализатор сигнала |