SU830413A1

SU830413A1 - Аналоговое множительное устройство

Info

Publication number: SU830413A1
Application number: SU792796700A
Authority: SU
Inventors: Сергей Владимирович Балицкий; Радислав Васильевич Бегота; Леонид Алексеевич Лукащук
Original assignee: Львовский Ордена Ленина Поли-Технический Институт
Priority date: 1979-07-11
Filing date: 1979-07-11
Publication date: 1981-05-15

Description

I

Изобретение относитс к электрическим вычислительным устройствам с логарифмическим преобразованием сигналов и может быть использовано в аналоговых вычислительных машинах.

Известномножительное устройство, содержащее пару логарифмических преобразователей сумматор , блоки потенцировани и управлени fl .

Однако это устройство обладает малым диапазоном входных сигналов.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому вл етс аналоговое множительное устройство, Ьодержащее первый и второй логарифмические преобразователи, выходы которых соединены с соответствующими входами аналогового сумматора, выход которого подключен ко входу антилогарифмического преобразовател ,инвертор Г2

Недостатком этого устройства вл етс сравнительно небольшой диапазон изменени входных сигналов..

Цель изобретени - расширение диапазона входных сигналов.

Поставленна цель достигаетс тем, что в устройство введены первый и второй блоки вьщелени модул , первый и второй усилители-ограничители , сумматор по модулю 2 и первый и второй , причем входы первого и второго блоков выдапени модул соединены соответственно со входами первого и второго усилителей-ограничителей и вл ютс входами устройства , выходы первого и второго блоков выделени модул подключены ко входам первого и второго логарифмических преобразователей соответственно , выходы первого и второго усилителей-ограничителей присоединены к соответствующим входам сумматора по модулю 2, выход которого подключен к управл ющим входам первого и второго ключей, выход антилогарифмического преобразовател соединен с одним выводом первого ключа, второй вывод которого вл етс выходом устройства, выход антилогарифмического преобразовател через последовательно соединенные инвертор и второй ключ подключен ко второму выводу первого ключа.

На чертеже изображена функциональна схема аналогового множительного устройства.

Устройство содержит первый и второй блоки I и 2 выделени модул , первый и второй усилители-ограничители 3 и 4, сумматор 5 по модулю 2, первьй и второй логарифмические, преобразователи 6 и 7, аналоговый сз мматор 8, антилогарифмический преобразователь 9, инвертор 10, первый и второй ключи П и 12, первы и второй входы 13 и 14 и выход 15 устройства.

Перемножаемые сигналы с первого и второго входов 13 и 14 поступают одновременно на входы первого и второго усилителей-ограничителей 3 и 4 и первого и второго блоков 1 и 2 выделени модул . Первый и второй блоки 1 и 2 вьщелени модул без изменени пропускают положительные и инвертируют отрицательные значени входных сигналов.

Преобразованные сигналы лога рифмируютс первым и вторым логарифмическими преобразовател ми 6 и 7, подобранными с одинаковыми характеристиками , суммируютс аналоговым сумматором 8 и потенцируют.с в антилогарифмическом преобразователе 9.

Первый и второй усилители-ограничители 3 и 4 в зависимости от ппл ркости входных сигналов формируют дв потенциала, причем отрицательному значению сигнала соответствует уровень логического О, а положительному - логической 1. Эти потенциалы поступают на входы сумматора 5 по ; модулю 2..

При совпадении знаков входных сигналов этого блока на управл ющие .входы первого и второго ключей 11 и 12 поступает сигнал логического 0. Первый ключ замыкаетс , а второй .ключ 12 размыкаетс и выход антилогарифмического преобразовател 9 непосредственно подключаетс к выходу 15.

В случае несовпадени знаков на выходе сумматора 5 по модулю 2 формируетс сигнал, соответствующий логической 1, первый ключ 11 размыкаетс , а второй ключ 12 замыкаетс . В результате чего выходное напр жение аналогового множительного устройства инвертируетс по отношению к выходу антилогарифмического преобразовател 9.

Таким образом, предлагаемое аналоговое множительное устройство .способно перемножать знакопеременные сигналы, а величины входных сигналов увеличиваютс почти в два раза по сравнению с известным устройством .

Claims

1.Патент Японии № 47-6781, кл. 97(8), В 12, опублик. 1972.

2.Авторское свидетельство СССР № 586465, кл, G Об G 7/16, 1975. (прототип). i